基于IP核的多功能可逆计数器实现.doc

编号： 河南大学2008级EDA课程设计设计论文 基于IP 核的多功能可逆计数器实现 论文作者姓名： 朱赛 学 者 学 号： 070260066 所 在 学 院： 环境与规划学院 所 在 专 业： 通信工程 指导老师姓名： 梁勇 论文完成时间： 2011年6月20日 目录 摘要…………………………………………………………………………………….….1 关键词………………………………………………………………………………….….1 一 绪论...........................................................................................1 二 实现方案……………………………………………………...1 三、综合仿真……………………………………………………....4 四结论……………………………………………………………....6 1 结语………………………………………………………………………6 2致谢……………………………………………………………………….6 参考文献………………………………………………………………………………………..7 基于IP核的多功能可逆计数器实现 摘 要：本设计在IP核的基础上通过设置参数来迅速直观的设计出性能可靠的多功能可逆计数器，其不仅可逆而且还具有同步异步清零、同步异步置数、计数使能控制等功能。此设计过程有效地避免了采用硬件描述语言进行开发设计的抽象过程。通过软件测试得出此计数器的最大工作频率为340.02MHz，因此其完全可以工作在高速率数字电路中。并在硬件上进行了测试，得出此计数器运行稳定。 关键词：可逆计数器；FPGA;IP核 一 绪论 现场可编程门阵列（FPGA）以其功能强大，开发周期短，投资少，便于追踪市场变化及时修改产品设计，以及开发工具智能化等…打开Symbol对话框，再点击MegaWizard Plug-In Manager…打开MegaWizard Plug-In Manager对话框，选择Create a new custom megafunction variation建立一个新的模块，点击Next在左侧的功能列表框中选择Arithmetic-LPM_COUNTER,器件系列选择一个与硬件开发平台上芯片相符合的类型，这里选择Cyclone II，为此模块起一个名字counter，点击Next则进入设置计数器的参数的界面如图1所示。设置输出端口q的位宽，这要依据计数器的最大模数而定，例如最大模数为100=7’b1100100需要7位位宽。这里采用默认设置8，最大模数为8’255。选择Create an ‘updown’ input port to allow me to do both双向可逆计数，当updown=1时正向计数，反之逆向计数。点击Next the type of counter如图2所示，选择Plain binary，采用最大限度的二进制计数，例如：8位位宽最大可计数2的8次方=256。additional ports勾选count Enable、Carry-in和Carry-out。点击Next如图3所示，可选输入端勾选Synchronous inputs中的Clear和Load。分别作为计数器的同步置零和同步置数端。勾选Asynchronous inputs中的Clear。作为异步置零端。点击Documentation-Generate Sample Waveforms查看wave showing counter operation如图4所示。和wave showing counter cout operation如图5所示。 图1 计数器参数设置General 图2 计数器参数设置General2 图3 计数器参数设置Optional Inputs 图4 wave showing counter operation 图5 wave showing counter cout operation 至此，一个多功能的可逆计数器已经设计完毕，其电路符号如图6所示。 图6 多功能可逆计数器电路符号图 其中，clock为计数脉冲输入端，在clock的上升沿触发计数器； Cnt_en为计数