基于FPGA串并结合FIR滤波器设计.docVIP

基于FPGA串并结合FIR滤波器设计摘要：根据ＦＩＲ滤波器的特性和分布式（ＤＡ）算法的特点，基于ＦＰＧＡ实现ＦＩＲ滤波器的原理和方法，在拆分查找表的基础上，利用串并结合DA算法对数字滤波器的设计进行优化，设计更高阶次的滤波器并节省所占用的硬件资源。采用串并结合ＤＡ算法设计了１６阶ＦＩＲ低通滤波器，在Ｑｕａｒｔｕｓ ＩＩ ７．０下进行仿真，结果验证了该方法滤波效果好，能够有效地减少ＦＰＧＡ硬件资源的使用，提高ＦＩＲ的运算速度。 关键词：ＦＩＲ滤波器；查找表；ＦＰＧＡ；分布式（DA）算法 中图分类号：ＴＮ７１３ 文献标识码：Ａ 文章编号：0439－８114（２０12）14－3092-04 Design of FPGA-Based Serial-Parallel FIR Filter ＹＵ Ｙａ－ｐｉｎｇ１，ＣＨＥＮ Ｘｕｅ－ｑｉａｎｇ２，ＬＩＵ Ｙｕａｎ１，ＷＥＩ Ｙｏｎｇ１ （１．Ｄｅｐａｒｔｍｅｎｔ ｏｆ Ｍｅｃｈａｎｉｃ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃ Ｅｎｇｉｎｅｅｒｉｎｇ，Ｔｉａｎｊｉｎ Ａｇｒｉｃｕｌｔｕｒａｌ Ｕｎｉｖｅｒｓｉｔｙ，Ｔｉａｎｊｉｎ ３００３８４， Ｃｈｉｎａ； ２． Ｊｉｎｍａ Ｃｏｋｉｎｇ Ｌｉｍｉｔｅｄ Ｃｏｍｐａｎｙ， Ｊｉｙｕａｎ Ｃｉｔｙ ｏｆ Ｈｅｎａｎ Ｐｒｏｖｉｎｃｅ， Ｊｉｙｕａｎ ４５４６５０， Ｈｅｎａｎ，Ｃｈｉｎａ） Ａｂｓｔｒａｃｔ： Ａｃｃｏｒｄｉｎｇ ｔｏ ｔｈｅ ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ ｏｆ ＦＩＲ ｆｉｌｔｅｒ ａｎｄ ｄｉｓｔｒｉｂｕｔｅｄ ａｌｇｏｒｉｔｈｍ （ＤＡ）， ｔｈｅ ｔｈｅｏｒｙ ａｎｄ ｍｅｔｈｏｄ ｏｆ ＦＩＲ Ｆｉｌｔｅｒ ｗａｓ ｒｅａｌｉｚｅｄ ｕｓｉｎｇ ＤＡ ｂａｓｅｄ ｏｎ ＦＰＧＡ． Ｏｎ ｔｈｅ ｂａｓｉｓ ｏｆ ｔａｂｌｅ ｐａｒｔｉｔｉｏｎｉｎｇ， ｔｈｅ ｄｅｓｉｇｎａｔｉｏｎ ｏｆ ＦＩＲ ｆｉｌｔｅｒｓ ｗａｓ ｏｐｔｉｍｉｚｅｄ ｂｙ ｓｅｒｉａｌ－ｐａｒａｌｌｅｌ ａｒｉｔｈｍｅｔｉｃ ａｉｍｉｎｇ ａｔ ｆｉｌｔｅｒｓ ｗｉｔｈ ｈｉｇｈｅｒ ｏｒｄｅｒ ｗｈｉｌｅ ｓａｖｉｎｇ ｔｈｅ ｈａｒｄｗａｒｅ ｉｔ ｗｏｕｌｄ ｕｓｅ． １６－ｏｒｄｅｒ ＦＩＲ ｆｉｌｔｅｒｓ ｗａｓ ｄｅｓｉｇｎｅｄ ｂｙ ｓｅｒｉａｌ ａｎｄ ｐａｒａｌｌｅｌ ＤＡ ａｎｄ ｓｉｍｕｌａｔｅｄ ｉｎ Ｑｕａｒｔｕｓ Ⅱ ７．０． Ｒｅｓｕｌｔｓ ｓｈｏｗｅｄ ｔｈａｔ ｔｈｅ ＦＩＲ ｆｉｌｔｅｒｓ ｗｅｒｅ ｗｉｔｈ ｓｍａｌｌ ｒｅｓｏｕｒｃｅ ｕｓａｇｅ ａｎｄ ｈｉｇｈ ｓｐｅｅｄ ｃｏｍｐａｒｅｄ ｗｉｔｈ ｔｒａｄｉｔｉｏｎａｌ ｍｅｔｈｏｄｓ． Ｋｅｙ ｗｏｒｄｓ： ＦＩＲ ｆｉｌｔｅｒ； ｌｏｏｋ－ｕｐ ｔａｂｌｅ； ＦＰＧＡ； ｄｉｓｔｒｉｂｕｔｅｄ ａｌｇｏｒｉｔｈｍ 数字滤波器是数字信号处理的重要手段，分为有限脉冲响应数字（Ｆｉｎｉｔｅ ｉｍｐｕｌｓｉｖｅ ｒｅｓｐｏｎｓｅ，ＦＩＲ）滤波器和无限脉冲响应数字（Ｉｎｆｉｎｉｔｅ ｉｍｐｕｌｓｉｖｅ ｒｅｓｐｏｎｓｅ，ＩＩＲ）滤波器两种。其中ＦＩＲ滤波器在数字信号处理的过程中有很好的线性相位和稳定性，被广泛应用于工业、农业和医学领域中［１］。 目前ＦＩＲ滤波器的硬件实现有以下4种方式：①使用单片通用数字滤波器集成电路，这种电路使用起来比较简单，由于字长和阶数的规格较少，不易满足实际需要。②使用ＤＳＰ芯片［２］，ＤＳＰ芯片是依靠软、硬件结合来实现ＦＩＲ滤波器，速度受到限制。③使用可编程逻辑器件ＦＰＧＡ／ＣＰＬＤ［３］，用ＦＰＧＡ来实现数字信号处理可以很好地解决并行和顺序性的矛盾，而且易于测试与硬件升级［４］。 在ＦＰＧＡ中，进行传统乘法运算占用了大量的硬件资源，分布式（DA）算法巧妙地利用ＲＯＭ查找表将固定系数的乘累加运算转换成查找表操作［５，６］，避免了乘法运算。查找表后数据执行的都是简单的加法运算，可以较大程度地提高运算速度［７］。 该研究在拆分查找表的基础上，采用串并结合的ＤＡ算法进行ＦＩＲ滤波器的设计，能很好地实现实时处理，有效减少硬件的使用，提高滤波器的运算速度。 １ DA算法 DA算法是一项重要的ＦＰＧＡ技术，它与传统算法实现乘加运算的不同在于执行部分积运算的先后顺序不同［８，９］。 对于一个无符号系统，ＤＡ算法为： 式中，ｘ［ｎ］是变量，表示如下： 对于有符号系统，ＤＡ算法为： DA算法对数据相同位分别加权求和，要实现有符号ＤＡ系统，利用一个ＬＵＴ实现映射ｆ（ｃ［ｎ］，ｘｂ［ｎ］），采用带有加／减控制的累加器，对前（Ｂ－１）位进行移位累加，对第Ｂ位进行减法运算。 １．１ 串