华科微机原理实验报告..docx

微机原理实验报告课程：微机原理 指导老师姓名：学号：实验名称：Lab 02: MIPS处理器部件实现A 微机原理实验报告专业:班级：日期：2013.10.19成绩:学生姓名（签名）指导教师（签名）一、实验目的本实验旨在实现MIPS处理器的部件—控制器和ALU,理解CPU控制器,理解ALU的原理,使用Verilog语言设计CPU控制器和ALU ,使用ISim进行行为仿真。二、实验原理及说明MIPS的基本架构如图1所示，包括Control，ALU这样的组合逻辑单元，也包括如instruction memory，Data memory和Registers file存储单元。本实验主要实现CPU Control和ALU两个部分。（一）CPU控制器的实现CPU Control单元输入为指令的opCode字段，即操作码;以及R指令的funct编码。操作码和Funct编码经过主控制单元的译码，给ALU，Data Memory，Registers ，Muxs等部件输出正确的控制信号。图2. MIPS基本指令格式图: 控制模块的IO定义注：Jump指令编码是000010，Jump输出信号为1，其他输出信号都为0 图3. OpCode与控制输出的编码关系图4. Funct，ALUOp与ALU Control编码关系(二) ALU的实现ALU是CPU核心的计算单元，实现诸如加，减，或，与等操作。算术操作的编码三、实验verilog代码（一）CPU控制器的实现module Ctr( input [5:0] OpCode, input [5:0] Funct, output regRegDst, output regALUSrc, output regRegWrite, output regMemWrite, output regMemRead, output regMemtoReg, output reg Branch, output reg Jump, output reg [3:0] ALUControl );reg [1:0] ALUOp;always @(OpCode)begin case(OpCode) //R type 6b000000: beginRegDst=1;ALUSrc=0;RegWrite=1;MemWrite=0;MemRead=0;MemtoReg=0; Branch=0;ALUOp=2b10; Jump=0; end //beq 6b000100: beginRegDst=1bx;ALUSrc=0;RegWrite=0;MemWrite=0;MemRead=0;MemtoReg=1bx; Branch=1;ALUOp=2b01; Jump=0; end //lw 6b100011: beginRegDst=0;ALUSrc=1;RegWrite=1;MemWrite=0;MemRead=1;MemtoReg=1; Branch=0;ALUOp=2b00; Jump=0; end //sw 6b101011: beginRegDst=1bx;ALUSrc=1;RegWrite=0;MemWrite=1;MemRead=0;MemtoReg=1bx; Branch=0;ALUOp=2b00; Jump=0; end //Jump 6b000010: beginRegDst=0;ALUSrc=0;MemtoReg=0;RegWrite=0;MemRead=0;MemWrite=0; Branch=0;ALUOp=2b00; Jump=1; endendcaseendalways @(ALUOp or Funct)begincasex({ALUOp,Funct}) 8b00xxxxxx: ALUControl=4b0010; 8b01xxxxxx: ALUControl=4b0110; 8b1xxx0000: ALUControl=4b0010; 8b1xxx0010: ALUControl=4b0110; 8b1xxx0100: ALUControl=4b0000; 8b1xxx0101: ALUControl=4b0001; 8b1xxx1010: ALUControl=4b0111; default: ALUControl=4b0000;endcaseendendmodule(二) ALU的实现module ALU( input [31:0] SrcA, input [31:0] SrcB, input [3:0] ALUCtr, output Zero, ou