SimadynD组态.docVIP

D组态 组态语言StrucG。 主程序（MP－Master Program） 主程序描述框架中各板的分布。将要运行的功能包，生产的总线信号（FP连接），和各处理器的采样时间都在主程序里说明。 功能包（FP－Function Packet） 控制、监视和常规任务，放在处理器里运行的，都在FP里定义。 . The activities utilized in practice are mapped on to the STRUC configuring shells, in the following manner: Function Drawing T Function Packet (FP) Rack Allocation T Master Program (MP) 基本组态规则： 以下在STRUC中命名也有效： 最大6个字母 第一个字母必须要大写 接下来的字母可以是大写字母（A…Z），数字（0,1…,9）和下划线“_”。 特殊名称允许前缀，如“$”（FP连接），“*”（标志硬件地址），或者“！”（虚拟地址，P32通讯）。块名在MP或FP中不能重复。 2 主程序Master Program 主程序描述系统硬件组态： 使用框架 各板分布和总线结构 总任务分派给各个处理器，还有处理器模块间的数据交换，也都在主程序里说明。下面这些块在主程序中的有效的： 框架 板 子模块 2.1.1 设计安排 块命名原则： Rack : Axxx xxxT 3 Digits, i.e. 100 Processor : Dxx_Pn xx T Slot Number. n = Processor Number. Board : Dxx xx T Slot Number. Sub--Module: Dxxy xx T Slot Number. y = Plug Connector Number. 2.1.2 操作模式 Mixed Mode， 和P32 Mode 2.2 框架分布（布置图） 说明，没安装的子模块用“0”。 如果C总线使用，带有C总线接口的处理器（如PM3,PM16）和C总线偶和存储器模块必须使用。一个C总线处理器模块必须安装在槽1（Slot 1）。 C总线偶合存储器模块必须安装在所有其它处理器模块之前，最好的位置就是紧挨着第一个处理器模块。如果一些处理器安装在了L总线上，而且这些处理器之间还要交换数据，那么一个L总线偶合存储器就要安装在L总线上了。一个独立的L总线偶合存储器模块必须安装在第二块处理器模块之前，当使用没有集成L总线偶合存储器处理器板的时候。最佳位置就是装在紧挨着第一块处理器。、 每个框架和每条总线上只能组态一块偶合存储器。 例外：MM3板可以用作无线电时钟（非偶合存储器），作为纯P32模式中偶合存储器MM4板的一个附加件。 2.2.1 板子的初始化 每一块被动板（非处理器）的初始化都是通过一个安装在它左侧（较低槽号）的处理器模块实现的。其先决条件是相同总线连接器和初始化该板的能力，因为有些板只能被P16或P32处理器初始化（见图2.3或图2.4）。 因此在组态中确保这些P16或P32的处理器模块板正确地安装在那些被动板的左侧。违反规则将被主程序编译器拒绝，并提示错误信息。（如一个P16处理器没有安装在EM13板的左侧） 主程序编译器执行从板子到处理器模块的任务，设计者可以设想，当MP-COP运行无错时，硬件组态将在主运行当中。 （图2.4 各板任务纵览，表示各板是适合P16还是P32的处理器。P15，Version 4.0。P16 Version 4.2） 2.2.2 Daisy链跳线 在L或C总线上交换数据的处理器模块必须通过相应总线的Daisy链跳线相互连接。连接的实现要靠处理器间各板连接器都存在才行，因为每个总线连接器的跳线都连接着这条线。这不是双倍宽板（如处理器模块）占据第二槽的情况。因此在空槽上必须插上Daisy链跳线，以确保Daisy链的连接。 注意：很多外围板没有C总线连接器，因此在相应的槽上也要插Daisy链跳线，数据交换由C总线来取代。 图形化主程序文档的布置图指出哪里应该安装Daisy链跳线。 2.2.3 总线终端连接器 框架中的每一个背板总线（L或C总线），必须在组态时带有一个总线终端连接器（电阻）SR17，由用户安装。 偶合存储器板MM11和MM21都有整合相应总线的终端电阻，因此用这些板子就可以不用独立安装终端电阻了。 2.3 组态板子（模块参数图） 2.3.1 尺寸说明（Dimension Specifications）