内思高工高子二乙电子电路102学年第二学期第二次段考.DOCVIP

內思高工子二乙電子電路102學年度第二學期第二次段考 班級：______姓名：________座號：___. 得分 一、單選題：(每題3分) (　　) 1.如圖的邏輯電路，若A = 1、B = 0，則輸出Y為 (A)0　(B)1　(C)不一定　(D)以上皆非。 (　　) 2.下列何者為史密特(Schmitt)邏輯閘？ (A)　(B)　(C)　(D) (　　) 3.如圖的邏輯電路，其等效電路為 (A)　(B)　(C)　(D) (　　) 4.或(OR)閘的輸出要得到0，其輸入必須 (A)全部為0　(B)全部為1　(C)其中一個為0　(D)其中一個為1。 (　　) 5.緩衝器(Buffer)有 (A)1個輸入　(B)2個輸入　(C)3個輸入　(D)4個輸入。 (　　) 6.下列何者正確 (A)　(B)　(C)　(D) (　　) 7.一個正反器可以儲存多少資料？ (A)1位元　(B)2位元　(C)4位元　(D)1字元。 (　　) 8.如圖所示之邏輯電路，若輸入A=0，B=1，則輸出為 (A)X=0，Y=0　(B)X=0，Y=1　(C)X=1，Y=0　(D)X=1，Y=1。 (　　) 9.對於如圖的敘述何者有誤？ (A)為高態動作的RS正反器　(B)具有低態動作的清除功能　(C)具有低態動作的預設功能　(D)為正緣觸發的時脈輸入。 (　　) 10.那一種正反器有不允許的輸入組合狀態？ (A)RS正反器　(B)JK正反器　(C)D型正反器　(D)T型正反器。 (　　) 11.在邏輯電路中常作為數位資料的儲存用途的為 (A)RS正反器　(B)D型正反器　(C)T型正反器　(D)JK正反器。 (　　) 12.D型正反器的D輸入為1時，若CK被觸發，則輸出 (A)Q=0　(B)Q=1　(C)Q反相　(D)Q不變。 (　　) 13.下列何者為D型正反器的真值表 (A)　(B)　(C)　(D) (　　14.IC7474的資料如圖所示，下列敘述何者錯誤？ (A)時脈為正緣觸發　(B)當時脈被觸發時D的資料被送至Q，故Q=D，而 　(C)清除功能為高態動作　(D)如要預設正反器的儲存值必須在PR腳輸入“0”。 (　　15.JK正反器，目前Q輸出為Qn，若輸入J=1，K=0，則當時脈被觸發時，輸出Qn+1將變為 (A)0　(B)1　(C)Qn　(D) (　　) 16.JK正反器，若輸入J=K=1時，則當時脈被觸發時，輸出Q將會 (A)變為0　(B)變為1　(C)維持不變　(D)變為反相。 (　　) 17.如圖所示之JK正反器除頻電路，可以將輸入頻率除多少之後輸出？ (A)除2　(B)除3　(C)除6　(D)除8。 (　　18.欲使JK正反器之Qn=1變化為Qn+1=0，則其J，K的激勵狀態為 (A)0，×　(B)×，0　(C)1，×　(D)×，1【×：代表 t care】。 (　　) 19.如圖的JK正反器，若不使用PR及CLR接腳，則必須將 (A)PR接“HIGH”，CLR接“LOW”　(B)PR接“LOW”，CLR接“HIGH”　(C)PR和CLR都接至“HIGH”　(D)PR和CLR都接至“LOW”。 (　　) 20.如圖的電路等效於何種正反器？ (A)RS正反器　(B)JK正反器　(C)D正反器　(D)T型正反器。 (　　) 21.一個J-K正反器，其低電位動作的預置(Preset)與清除(Clear)均連接至邏輯1，若輸入J = 1、K = 1，CLK(clock)係採負緣觸發，該CLK的頻率 f 為1kHz，則J-K正反器輸出Q之頻率為下列何者？ (A)100Hz　(B)125Hz　(C)250Hz　(D)500Hz。 (　　) 22.4bit的環形計數器(Ring Counter)，其任一級的輸出脈波的工作週期為 (A)12.5%　(B)25%　(C)50%　(D)75%。 (　　) 23.如圖所示電路為 (A)移位暫存器　(B)環形計數器　(C)偶數型強森計數器　(D)奇數型強森計數器。 (　　) 24.如圖所示電路的計數模數(MOD)為多少？ (A)3　(B)5　(C)6　(D)8。 (　　25.n級環形計數器的計數模數(MOD)為 (A)n　(B) 　(C)2n　(D)2n (　　26.n級強森計數器的計數模數(MOD)為 (A)n　(B) 　(C)2n　(D)2n (　　) 27.IC555為幾pin的元件 (A)4pin　(B)6pin　(C)8pin　(D)10pin。 (　　) 28.IC555第4腳為 (A)接地　(B)電源電壓　(C)重置　(D)輸出。 (　　) 29.IC555第3腳為 (A)接地　(B)