soc的低功耗设计.docVIP

SOC的低功耗设计 摘要 本文介绍了系统级芯片（SoC）的低功耗趋势并分析了SOC芯片的功耗情况，接着介绍了当前SOC芯片低功耗技术的基础研究内容、主流的低功耗设计技术，最后介绍了最新的零翻转编码地址总线SOC的低功耗设计零翻转编码地址总线SOC 从20世纪90年代后期SoC(System on a Chip)出现到现在，随着超深亚微米工艺的不断发展， SoC的发展日新月异，基于SoC的开发平台，分享IP核开发与系统集成成果成为IT行业发展的重要趋势，在此过程中价值链重整导致产品发展技术在关注面积、延迟、功耗的基础上，向高成品率、高可靠性、低成本、易用性等转移，功耗成为与面积和性能同等重要的设计指标。 低功耗需求是SoC发展的推动力之一，如何降低功耗又是SoC面临的艰巨任务之一。SoC技术的发展使得单个芯片集成所有的处理部件成为可能，这些处理部件可以包括基本的晶体管、不同的处理器核、内存单元甚至模拟单元。包含了如此众多的部件，功耗设计将成为一个关键且复杂的课题。 这是因为： ● 能源限制，因为随着便携式移动通信和计算产品的普及，对电池的需要大大增强，但电池的技术相对落后，发展缓慢，这就需要在低功耗领域有所发展。 ● 电路的功耗会全部转化成热能，过多的热量会产生焦耳热效应，加剧硅失效，导致可靠性下降，而快速散热的要求又会导致封装和制冷成本提高。 ● 功耗大导致温度高，载流子速度饱和，IC速度也无法再提升。 ● 环保期望，功耗降低，散热也会减少，因而就会减少对环境的影响。 在解决低功耗问题的过程中，人们尝试了许多方法。在IC发展的历史上，通过单纯在工艺上缩小器件体积和降低操作电压来降低功耗，已经取得了很大的成效，不过已经接近其物理极限。当前在超深亚微米工艺下的SoC设计过程中，需要在系统级、体系结构级、RTL、门级，到最后的版图级进行协同设计，才能同时保证提高性能和减少功耗。 一．SOC器件的功耗分析 低功耗研究都从分析功耗的来源入手，主要立足于晶体管级，CMOS功耗可分为三部分，一部分是电路在对负载电容充电放电引起的动态功耗，另一部分是由CMOS晶体管在跳变过程中的短暂时间内，P管和N管同时导通而形成电源和地之间的短路电流造成的功耗，第三部分是由漏电流引起的静态功耗。式（1）、（2）是SoC功耗分析的经典公式： （1） （2） 其中是系统的频率；是跳变因子，即整个电路的平均反转比例；是门电路的总电容；是供电电压；是电平信号从开始变化到稳定的时间。 1．跳变功耗 跳变功耗是由每个门的输出端电容充放电形成的，以反相器为例，如图1所示，设Vin是周期为T的方波（上升和下降时间很小，忽略不计），当输入端Vin从高电平变为低电平时，P管逐渐打开，而N管逐渐闭合，所以电源端Vdd给电容CL充电，Vout逐渐变为Vdd；当Vin从低电平变为高电平时，N管逐渐打开，而P管逐渐闭合，电容CL开始放电到地，从而形成跳变功耗。 因此： （3） 一个周期包含两个跳变。输出端从0变为1时，电源端损失能量为，通过P管时，能量消耗于阻性通路，以热量形式释放；当输出端从1变为0时，存储在电容上的通过N管时转化成热能。当考虑所有晶体管时，公式（3）就变为公式（2）中的第1项。 因此跳变功耗主要研究器件工艺的工作电压如何降低，单元器件负载电容如何减小，部件工作频率如何降低，电路活动因子如何减小等。 2．短路功耗 短路功耗也叫直通功耗。如图2所示，Vin在高、低电平间不断变化的过程中，当VTn Vin Vdd－|VTp| 时（VTn为N型管导通电压值,VTp位P型管导通电压值），N管和P管都导通，从而有Vdd到Ground的通路，形成短路电流。短路功耗的公式是： （4） 其中为电平信号从开始变化到稳定的时间，由电路的工艺决定，和分别表示器件电源电压和阈值电压，表示电路的跳变周期。 公式（4）是假设对短路电流没有影响下推导出的，实际上当变大时所需要放电时间延长，如果比输入端的上升和下降时间长得多，它就不能完全放电，故功耗也会减少。反之，很小，就会导致相对于输入端的上升和下降时间太短，功耗会增大，所以半导体器件都设计成输入和输出端的上升和下降时间相当。 降低短路功耗主要包括如何降低器件工作电压，如何提高晶体管导通阈值电压，以及如何改善电路工艺等。 3．漏电功耗 漏电功耗包括由寄生反向PN结漏电和亚阈区漏电引起的功耗，其中寄生反向PN结漏电引起的功耗很小，可忽略不计，而亚阈区漏电流的公式如下： ∝