ⅱr数字滤波器的fpga实现 implementation of ⅱr digital filter based on fpga.pdfVIP

第29卷第2期 电气电子教学学报 V01．29No．2 2007年4月 oFEEE Apr．2007 JoURNAL IIR数字滤波器的FPGA实现 朱幼莲，陶为戈 (江苏技术师范学院 电信学院，江苏常州213001) 前景。 关镰词：数字滤波；可编程逻辑器件；硬件描述语言 中圈分类号：TN713+．7；TP311．5 文献标识码：A ofIIR FilterBasedonFPGA Implen炝ntationDigital ZHU YOu-H锄，仉峋We卜ge (c0￡Z曙P realizationmethodofainfinite f订terbasedonFPGAisintro— Abst腿ct：The impulseresponse(IIR)digital duced．This fourblocksofIIR，whichareclockcontrol，time andaddition， paperproposes delay，multiply that better IIRfilterwithVHDI。andFPGAdevice．Theresultsshowthemethodhasa appli— implemented cation and Thusthemethodhasthebetter expansibility，strongflexibilityhighspeed． prospect，good ● inengineering． applicationprospect filter；programmablelogicdevice；VHDI。 K删rds：digital 处理领域得到广泛应用。多年来许多学者在IIR数 O 引言 字滤波器的实现方法上作了大量的工作，并提出了 随着大规模集成电子和EDA技术的快速发一些实现方法，如直接相乘累加法、ROM查表法， 展，FPGA／CPLD已被广泛应用于实现全硬件的数这些方法各有其不足之处。为此，本文介绍了一种 字信号处理器或相应电路模块。相对于传统的专用 由时序控制、延时、补码乘法和累加四个模块构成的 DSP器件，无论在技术性能、设计成本、运行速度还 FPGA实现结构。该方法结合了直接相乘累加和 是应用领域方面，基于FPGA的数字信号处理器性 能优良，应用前景广阔。作者在文献[1]中介绍了 资源较少。 VHDL语言和CPLD实现FIR数字滤波器的设计 1 IIR数字滤波器原理和结构 方法。与FIR数字滤波器相比，由于IIR数字滤波 器是零极点滤波器，其传输函数的极点可位于单位 当输入信号为z(规)时，滤波器的输出： 圆内任意位置，可用较低的阶数获得较好的频率选 M N (1)