ate测试成本优化 ate test cost optimization.pdfVIP

No．1l 第32卷第ll期 电子工蠢师 V01．32 2006年11月 ELECTRONICENGINEER Nov．2006 ATE测试成本优化 王 琛 (南京工业大学信息科学与工程学院，江苏省南京市210009) 摘要：多点测试是降低片上系统测试成本的有效手段，目前支持多点测试的ATE(自动测试设 备)越来越多。多点测试通过并行测试多个芯片降低了测试成本，但是如何选择多点测试使得测试成 本最低，需要综合考虑多方面因素，包括ATE成本、芯片的测试策略等。文中从ATE出发，建立芯片 的测试成本模型，通过该模型获得了最佳测试方案。 关键词：片上系统；可测性设计；自动测试设备；测试成本 中图分类号：TM930．9 D订面积开销来说较小且难以在模型中确切体现，因 0 引 言 此本文没有将它考虑在内；另一方面，DF11硅片面积开 随着集成电路测试成本的增加和SoC(片上系统)销(包括测试接入的面积开销、测试包面积开销和IP 对ATE(自动测试设备)的要求越来越高，出现了许多的DFTr面积开销)中与高层测试调度相关的只有测试 新的测试和可测性设计技术。在ATE方面，多点 接入的面积开销和测试包面积开销，而在传统的TAM (测试访问机制)方式下，这两种面积开销随高层测试 (site)测试成为soC降低测试成本的首选，即ATE可 以同时测试多个相同的芯片，它使得ATE资源可被更 调度的变化不大，因此本文也没有将其体现在模型中。 充分地利用，降低单个芯片的测试成本。因此，多点 文献[1]提出了一种ATE的测试成本模型： ，1 ． ^r ，1 ATE也是低成本ATE的代名词。另外，多点ATE对 odie—oe”ital^r 。r ^F ＼1／ 功能测试支持较弱，因此也称为DFr(可测性设计)一 1’site I’lifetime．die8 F11-ATE。 ATE。下文如没有特殊申明，ATE指的都是D 上的测试时间；Ⅳ幽。为多点ATE同时测试的芯片数； 1 ATE成本模型 C。。酬为常数，指设备折旧、人力成本、房屋成本、维护 和培训费用等；Ⅳ。。。。。。一为总共需要探针卡(pmbecard) 表1给出了D丌一ATE的具体参数。显然，D丌一 ATE成本大大低于其他类型的ATE。 的数目；c。。‰。一为探针卡的成本；Ⅳ。iⅫ。一执。为探针卡的 寿命。 表l几种ATE成本比较 Ct。。t。。ll2C。。b。，+CATE0+Ⅳch。。。e1C。h。。。。l+Ⅳ。iteC。ite AⅦ种类鬻雩羹警 (2) 式中：C。。h，为探针的成本；C。聊为0通道情况下ATE