fpga集成高速io、serdes和结构化asic fpga integrated high-speed io, serdes and structured asic modules.pdfVIP

下载本文档

8
0
约4.2千字
约 1页
2017-08-22 发布于上海
举报
版权申诉

fpga集成高速io、serdes和结构化asic fpga integrated high-speed io, serdes and structured asic modules.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

fpga集成高速io、serdes和结构化asic fpga integrated high-speed io, serdes and structured asic modules

技术前沿PULsE FPGA集成高速№， SOIutiOnS@ SERDES和结构化ASIC 莱迪思半导体公司最近推出针对高端应用的Latticesc系统意法半导体在华办事处：芯片FPGA系列。莱迪思称，该产品具备理想的整体性能。 LatticesC FPGA采用了富士通的90纳米CMOS工艺技术和300毫米硅片制造，能够加速芯片至芯片、芯片至存储器、高速串行、背板及网络数据通道的连通性。 ·香港电话：(852真：《8s2 ·青岛电话：(86—532)5721326传真：(86—532)572129巨据莱迪思专家介绍，Latticesc器件中集成了支持3．4Gbps数据率的高信道数的sERDEs模块、提供业界领先的2Gbps速度的·成都电话：(86—28真：(86_28 PuREsPEED并行I／0、创新的时钟管理结构、以500MHz频率工作的FPGA逻辑、密集的RAM块以及莱迪思特有的针对成本优化 (MAc0)的嵌入式结构化AsIc模块的掩膜式阵列。分销商：莱迪思FPsc(现场可编程系统芯片)成功将sERDEs和嵌入 ·稚利电子式物理编码子层(Pcs)模块集成在一片FPGA上，32个sEIu)Es 北京Tef：(86—10 信道中每个信道的数据率从600Mbps～3．4Gbps。为了支持驱动长度上海Tel(86—21a×’(86—21 深圳Tel(86—755 达到60英寸的背板应用，设计者可以使用SERDES内置的发送预加 ●艾●电子重及接收均衡特性。LatticeSCsE砌)Es还具有极低的典型功耗：在北京Tef：(86—10 上海Tel：(86—21 3．125Gbps的速率下，100mw／信道。抖动指标总发送抖动在3．2Gbps 深圳Tel：(86—755 ·膏■电子速率下为0．29uI，总接收抖动容限是O．8UI。此外，Latticesc器件北京Tel：(86—10 还具备其它的一些可编程特性，诸如Ac／Dc耦合以及半速模式。上海Tel：(86—21 深圳Tel：(86—755 FlexiPcs模块可以经过配置来支持一系列流行的数据协议，包 ●伯东 Fibre 北京Tef：(86—10 括PCI—Express、1．02Gbps或者2．04Gbps Channel、Gigabit 上海Tel：