VHDL语言编写经典常用实例.docxVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
VHDL语言编写经典常用实例

-----------------------------------------------------------------------------------------LED灯花样闪烁程序libraryieee;use ieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entityled_change isport(clk:instd_logic;led:outstd_logic_vector(7 downto 0));endled_change;architecture fun of led_change issignalcnt: std_logic_vector(31 downto 0);signalflip_led: std_logic_vector(4 downto 0);beginprocess(clk)beginif(clkevent and clk=1)thencnt=cnt+1;if(cntthenflip_led=flip_led+1;cnt=(others=0);end if;end if;caseflip_led iswhen 00000=ledwhen 00001=ledwhen 00010=ledwhen 00011=ledwhen 00100=ledwhen 00101=ledwhen 00110=ledwhen 00111=ledwhen 01000=ledwhen 01001=ledwhen 01010=ledwhen 01011=ledwhen 01100=ledwhen 01101=ledwhen 01110=ledwhen 01111=ledwhen 10000=ledwhen 10001=ledwhen 10010=ledwhen 10011=ledwhen 10100=ledwhen others =led=ZZZZZZZZ;end case;if(flip_led10100)thenflip_led=00000;end if;end process;end fun;--拨码开关控制LED程序libraryieee;use ieee.std_logic_1164.all;entityswitch_led isport(key : in std_logic_vector(1 downto 0); led : out std_logic_vector(7 downto 0)); --八个led灯endswitch_led;architecture fun of switch_led isbeginprocess(key) begincase key is when 00 = led -- // 0when 01 = led -- // 1when 10 = led -- // 2when 11 = led -- // 3when others = led =ZZZZZZZZ;end case;end process;end;--按键消抖控制LED程序libraryieee;use ieee.std_logic_1164.all;useieee.std_logic_arith.all;useieee.std_logic_unsigned.all;entitystable_key is port(clk :in std_logic;key_in:instd_logic;key_out: out std_logic);end ;architecture fun of stable_key is signalcnt : integer range 0 to 1999999;signal key ,key_d : std_logic;beginprocess(clk)beginifclkevent and clk=1 then if key /= key_in then -----键值变化开始计时 10mskey_d =

文档评论(0)

shenlan118 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档