完成自动校准的cpld内部振荡器 cplds internal oscillator performs auto-calibration.pdfVIP

lDEAS 设计实例DESlGN 完成自动校准的CPLD内部振荡器 Camarota，A什era 作者：RafaeI Corp，SanJose，CA Quartus|I A什era公司的MA×|ICPLD系池寿命。系统上电后做短暂采样，然 LPM。CoR(进位基准) ■列采用内部振荡器，它的功耗 后除CPLD以外，系统断电，计时到信号返回到计数使能输入端．使到 低于外接振荡器。内部振荡器的精度 下次上电、采样并校准。一个无线接 达3333计数后CoR信号保持为1， 只有±25％，因此有时限制了它的使 收机在节能模式时多数元件是断电 直到施加了复位信号。被3333除的 用。很多应用会要求更高的精度．如 的，而CPLD计时器和唤醒模式则保计数器产生一个0．1ms的基准周期。 用于数据采集和实时时钟的间隔计时 持供电作监控和校准。 4．4MHzLPM振荡器驱动自动校准电 器分别要求±O．1％和±0．001％的精 图1为一个简单电路，包括一个 路中的所有其它时钟：源计数器．这 度。一个使用外部晶振的简单电路可 是一个带上电异步复位的10位计数 典型精度为±100ppm的晶振，带一 以将计时器校准到高于±0．3％的精 个精度±25％、4．4MHz内部振荡器器：一个同步复位；以及一个10位输 度。即使为了节能而关闭了外部振荡 的EPM240CPLD，以及一个采用可出源。4．4MHz时钟还驱动10位上／ 器之后，内部振荡器也能维持经校准 编程逻辑阵列的自动校准电路，用于 下调节计数器，该计数器在上电时预 生成一个精度为±0．3％的10kHz时设为333。它带有一个使能输入、一 的输出。只要V一和温度保持稳定．电 路就能保持这个精度。必要时．只要 钟。为简化起见．图中省略了外部晶 个上／下控制输入信号．以及一个10 一旦外部振荡器起振，电路就能快速 振的V，，、、断电和使能电路，以及使用 位输出调整。调整计数器与源计数器 1 驱动比较LPM的输入端，当调整计数 完成重新校准。 0kHz时钟的应用逻辑。33．33MHz 远程工业传感器应每秒采样一个 时钟驱动一个基准计数器，它是一个 器等于源计数器时，在CoC(比较 事件。为节省功率，计时器在大部分 被3333除的LPM(参数化的宏库)计器的进位)上产生一个1信号。CoC 时间内使多数传感器断电，以延长电 数器。LPM块可以取自AItera的 信号驱动源计数器的同步输入，使之 在等于一个调整信号的周期内成为一 个自激计数器。当校准系统时，LPM 寄存器将CoC信号转换为一个同步 k 的10 Hz脉冲。控制逻辑块根据 CoC和CoR输入产生使能、上／下 和同步复位输出信号。 图2表示控制块状态机的工作情 况。另外它还给出了10kHz信号是如 何校正振荡器输入的。系统上电处