第7讲 DSP的中断_1.pptVIP

C20x Core Interrupt Lines(与中断相关的引脚) Maskable Interrupt Processing  Conceptual Core Overview Interrupt Global Mask Bit INTM used to globally enable/disable interrupts: Enable: INTM = 0 Disable: INTM = 1 (reset value) INTM modified from assembly code only: 中断操作的处理流程 使用中断时应遵循原则 （1）由ICR（中断控制寄存器）、IMR（中断屏蔽寄存器）、ST0的INTM位决定是否允许中断和允许哪些中断； （2）为了使用多重中断嵌套和子程序调用，要采用B2来扩展堆栈范围（使用软堆栈）； （3）可查询IFR（中断标志寄存器）获知中断源，也可写IFR清除中断请求（写1清0）； （4）中断一般采用下降沿触发，负脉冲宽度 1uS。 * * C20x CORE 2 non-maskable interrupts (RS, “selectable” NMI) 3 maskable interrupts (INT1 – INT3) HOLD/INT1 INT2 INT3 RS NMI 2.4.3.3 中断 ??C2000 DSP支持硬中断和软中断方式 ??软中断由程序预先安排，无须硬件开销，按中断调用方法执行对应中断向量表（地址）处的程序 ??产生软件中断的指令: NMI： 执行非屏蔽NMI的向量（24h） INTR：调用自定义软中断或调用可屏蔽硬中断 TRAP：22h，用于测试和跟踪调试 片内外设或片外器件(外部中断引脚)触发产生，会产生IFR标志 受优先级、INTM、IMR、ICR的影响和控制?? 包括复位中断 、非屏蔽中断 和可屏蔽中断（ 、 、 、TINT、RINT、XINT、TXRXINT 等) 硬中断 A valid signal on a specific interrupt line causes the latch to display a “1” in the appropriate bit 1 0 1 (IFR) “Latch” INT1 INT2 XINT Core Interrupt C20x Core (INTM) “Global Switch” (IMR) “Switch” If the individual and global switches are turned “on” the interrupt reaches the core 注：0＝总是读为0；R＝表示“读”；W1C＝向该位写1，从而使它清0；“－”表示复位后的值 R/W1C-0 R/W1C-0 R/W1C-0 R/W1C-0 R/W1C-0 R/W1C-0 0 HOLD/INT1 INT2/INT3 TINT RINT XINT TXRXINT Reserved 0 1 2 3 4 5 15～6 表2.11 中断标志寄存器IFR Interrupt Flag Register (IFR) If interrupt occurs when writing IFR, interrupt has priority IFR(bit) need be cleared when interrupt is acknowledged by CPU Register cleared on reset Pending : IFR Bit = 1 Absent : IFR Bit = 0 /*** Manual setting/clearing IFR ***/ volatile unsigned int *IFR = (volatile unsigned int *) 0x0006; *IFR |= 0x0008; //set RINT in IFR *IFR = 0xFFF7; //clear RINT in IFR 注：0＝总是读为0；R＝表示“读”；W1C＝向该位写1，从而使它清0；“－”表示复位后的值 R/W-0 R/W-0 R/W1C-0 R/W1C-0 R/W-0 0 MINT2 MINT3 FINT2 FINT3 MODE Reserved 0 1 2 3 4 15～5 表2.14 中断控制寄存器ICR Interrupt Control Register (ICR) HOLD/INT1: ICR中的MODE= 0