下一代芯片设计与验证语言systemverilog(验证篇).pdfVIP

  • 86
  • 0
  • 约2.23万字
  • 约 7页
  • 2017-08-22 发布于上海
  • 举报

下一代芯片设计与验证语言systemverilog(验证篇).pdf

下一代芯片设计与验证语言systemverilog(验证篇)

Park Design ■ 下一代芯片设计与验证语言■ SystemVerilog(验证篇) 一Mentor Graphics公司应用工程师钟文枫 新增重要数据类型 SystemVerilog是下一代芯片设计和验证语言,于2005年12月 化为IEEE 除了Verilog已提供的硬件设计 P1800—2005。本文介29SystemVerilog发展的过程及 证建模的支持,重点讨论其在功能验证方面的重要应用及使 所需要的net;手Nreg等数据类型外,

您可能关注的文档

文档评论(0)

1亿VIP精品文档

相关文档