RS触发器 43页.pptVIP

触发器概述Ⅰ 触发器概述Ⅱ 在数字系统中，为了构成实现各种功能的逻辑电路，除了需要实现逻辑运算的逻辑门之外，还需要有能够保存信息的逻辑器件。触发器是一种具有记忆功能的电子器件，它具有如下特点： 1）有两个互补的输出端Q和Q。能够存储1位二进制码。 2）有两个稳定状态。通常将Q=1和Q=0称为“1”状态，而把Q=0和Q=1称为“0”状态。当输入信号不发生变化时，触发器状态稳定不变。 3）在一定输入信号作用下，触发器可以从一个稳定状态转移到 另一个稳定状态。通常把输入信号作用之前的状态称为现态，记作Qn和Qn，而把输入信号作用后的状态称为触发器的次态，记作Qn+1和Qn+1。为了简单起见，一般省略现态的上标n，就用Q和Q表示现态。显然，次态是现态和输入的函数。 基本R-S触发器Ⅰ 触发器的种类很多，但就其结构而言，都是由逻辑门加上适当的反馈线偶合而成。下面介绍几种常用的集成触发器，讨论时以触发方式为线索，重点研究它们的外部工作特性。 基本R-S触发器是直接复位-置位触发器的简称,由于它是构成各种触发器的基本部件,所以称为基本R-S触发器。 用与非门构成的基本R-S触发器 基本R-S触发器Ⅱ 工作原理 a.若R=1,S=1,则触发器保持原来状态不变。假定触发器原来的状态为“1”状态(Q=0；Q=1)。由于与非门G2的输出端为0，反馈到与非门G1 的输入端，使Q保持1不变，Q为1又反馈到与非门G2 的输入端，使G2 的两个输入端均维持1，从而保证输出Q为0。 基本R-S触发器Ⅲ c.若R=1,S=0,则触发器置为“1”状态。无论触发器原来处于何状态，因为S为0必然使与非门G2的输出端为1，且反馈到与非门G1 的输入端，而 此时门G1 的另一个输入端R也为1，故门G1 的输出端Q为0，使触发器状态为1。该过程称为触发器置1。 基本R-S触发器Ⅳ 逻辑功能及其描述 基本R-S触发器状态表 bmp-rs\基本R-S.htm 基本R-S触发器Ⅴ 基本R-S触发器功能表 基本R-S触发器Ⅵ 次态真值表 简化次态真值表 基本R-S(与非门)触发器的小结Ⅰ ①它有两个输出端Q和Q，Q和Q永远是反相的，当Q=1，则Q=0；当Q=0，则Q=1，反之亦然。它有两个状态，当Q=1时称为1态；Q=0时称为0态，恰好代表一个二进位的1和0。它有两个输入端R和S端，当R=S=1时，即没有输入信号时，基本R-S触发器的输出在1态时，则将一直保持1态；输出在0态时，则将一直保持0态，这就是触发器的记忆功能。(不变) ②不管基本R-S触发器在1态还是0态，只要S=0，R=1时它将转化为1态(置1)； 只要S=1,R=0时它将转化为0态(置0)，这就是外界信号可通过输入端R，S来改变基本R-S触发器的状态，也就是基本R-S触发器有接受外界信息的能力。 基本R-S(与非门)触发器的小结Ⅱ 通过Q端或Q端可向外界输出基本R-S触发器是1态还是0态，这是传递信息的能力。 ③当R=S=0时，Q和Q的输出都是1，这破坏了Q和Q永远是反相的规则。这已不是一个触发器正常工作的状态，因而R=S=0是不允许的，这就是约束条件，可以表示为R+S=1。 ④基本R-S触发器没有同步脉冲输入端，它是异步方式工作的。当R或S由1变成0时，触发器的输出端Q和Q可能马上发生变化，即有直接复位、置位的功能，因而被作为各种性能完善的触发器的基本组成部分。但由于R、S之间的约束关系，使它的使用受到一定限制。 时钟控制触发器Ⅰ 基本R-S触发器的一个特点是直接控制，当输入信号一出现，触发器的状态便随之发生变化。但实际应用中，往往要求触发器按一定的时间节拍动作，即让输入信号的作用受到时钟脉冲的控制，因此在触发器的输入端增加了时钟控制信号，触发器状态的变化由时钟脉冲和输入信号共同决定。时钟脉冲确定触发器状态转换的时刻(何时转换)，输入信号确定触发器状态转换的方向(如何转换)。这种具有时钟脉冲控制的触发器称为时钟控制触发器。 常用的四种时钟控制触发器 ①时钟控制R-S触发器；②D触发器；③J-K触发器；④T触发器。 时钟控制R-S触发器的逻辑图：它由4个与非门构成。 时钟控制触发器Ⅱ 由时钟控制R-S触发器的逻辑图可知它是在基本R-S触发器(G1和G2)下面增加两个与非门G3、G4组成的控制门。其工作原理如下：当时钟信号C没有到来时，即时钟控制端C=0时，门G3、G4被封锁。此时，不管R、S端的输入为何值，门G3、G4的输出均为1，触发器状态不变。 当时钟信号C到来时，即时钟控制端C=1时，门G3、G4被打开。此时，输入R、S端的值可以通过控制门G3、G4作用与上面的基本R-S触发器。⑴即当R=0、S=0时控制门G3、G4的输出均为1，触发器状态保持不变；⑵当R=0、S=1时控制门G3、G4的输出