FPGA原型验证平台.docVIP

下载本文档

4
0
约3.92千字
约 6页
2017-10-18 发布于天津
举报
版权申诉

FPGA原型验证平台.doc

1、本文档共6页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

FPGA原型验证平台.doc

北京焕代时业电子科技有限公司 ? PCI Express (4通道) 总线逻辑验证系统，支持2至4片 Altera Stratix3/Stratix4 FPGA - EP3SL200/340 -4, -3, -2 (由低到最高) - EP4SE530/820 -4, -3, -2 (由低到最高) - PCIe GEN1 rev 1.1 - PCI-X 64位 133MHz rev 1.1 ? 4 片Stratix4 EP4SE53可达到3000万以上ASIC逻辑门 ? FPGA片间的单端和LVDS混合互联 - LVDS 速度600MHz - LVDS差分对可以被用作两个单端信号，频率约为 225MHz - 每对LVDS信号可复用10根信号 - 简化逻辑分片难度 - LVDS源时钟同步 ? 60根连接所有FPGA主总线 - 单端 ? 独立低偏移全局时钟网络 - G0高精度用户可编程时钟合成器 - 用户可通过SD/SDHC, USB进行配置 - 差分均衡分布的全局时钟网络 ? Cypress EZ-USB FX2LP USB控制器 ? 2个独立DDR2 SODIMMs (250MHz) - 直连到 FPGA的A,C - 64位数据位宽, 250MHz操作 - 支持PC2-4200或更快内存模组 - 每槽地址线/电源支持4GB内存模组 - 32Gb/s DDR2 SODIMM 数据传送速率 - 可替换特殊内存模块 (请与焕代时业确认): ? SRAM: QDR, ASYNC, STD, PSRAM ? FLASH ? DRAM: SDR, DDR1, PSRAM ,RLDRAM, DDR3 ? Mictor, 额外互联 ? 快速方便的 FPGA 配置 - 可通过SD/SDHC, USB, JTAG方式进行配置 - 配置出错报告 ? 通过JTAG界面全面支持内嵌逻辑分析器 - SignalTap和其他第三方调试解决方案 ? 通过使用扩展连接件增加子板进行灵活定制 - 2子板位置：FPGA的A,B - 200-pin FCI 高速连接器 - LVDS源时钟同步信号，最高450MHz - 与子板使用LVDS连接（可复用10根信号）本开发平台支持2-4片以下FPGA Device Stratix III L Stratix IV E EP3SL200 EP3SL340 EP4SE530 EP4S820 Adaptive Logic Modules (ALMs) 79,560 135,200 212,480 325,220 Equivalent Logic Elements (LEs) 198,900 338,200 531,200 813,050 Registers 159,120 270,400 424,960 650,440 M9K Memory Blocks 468 1,040 1,280 1,610 M144K Memory Blocks 36 48 64 60 Embedded Memory (Kbits) 9,396 16,272 20,736 23,130 MLAB (Kbits) 1,250 4,225 6,640 10,163 18 x 18 Multipliers 576 576 1024 960 Equivalent ASIC Gates 2.3M1 4M 6.3M 9.7M 注解1：等效方法为1个 LE相当于12个ASIC门 ? PCI Express (8通道) 逻辑验证系统，支持2片 Virtex-6 LXT/SXT FPGA - LX240T / LX365T / LX550T - SX315T / SX475T - PCI Express边缘连接 / 电缆连接 - PCI Express Gen2兼容 ? 2 片Virtex-6 LX550T可达到1000万以上ASIC逻辑门 ? FPGA片间全LVDS / GTX互联 - LVDS 速度600MHz - LVDS差分对可以被用作两个单端信号，频率约为225MHz - 每对LVDS信号可复用10根信号 - 简化逻辑分片难度 - LVDS源时钟同步 ? 2个独立DDR3 SODIMMs (250MHz) - 64位数据位宽, 250MHz操作 - 支持标准SODIMM DDR3内存模组 - 每槽地址线/电源支持4GB内存模组 - 可替换特殊内存模块 (请与焕代时业确认): ? SRAM: QDR, ASYNC, STD, PSRAM ? FLASH ? DRAM: SDR, DDR1, PSRAM, R