数电-04典型的组合逻辑集成电路-2.ppt

作者：北京化工大学杨丽华 1、功能表： 4/2线编码器的逻辑图 三、键控8421BCD码编码器 2、逻辑图： 4.5.2 译码器/数据分配器 1、2/4线译码器 1、2/4线译码器 （b）集成3/8线译码器 (74HC138) 例3：试用一片74138加适当的逻辑门电路产生如下多个输出逻辑函数。 二、二 ～十进制译码器 4、二～十进制译码器逻辑图 3) LED数码管 (2) 集成七段译码器(74LS48) 灭零控制端的连接 4.5.3 数据选择器 2、集成电路数据选择器 ③74HC151的功能表(P155 表4.4.21) （2）数据选择器功能扩展 ②、数据选择器通道数扩展 ③、作函数发生器 用数据选择器实现函数和用译码器实现逻辑函数的区别 1.用数据选择器实现函数，一个数据选择器只能实现1个组合逻辑函数，且无需加门电路； 2.用译码器实现逻辑函数，一个译码器可同时实现多个组合逻辑函数，且需要加门电路。 (2)用2 n选一数据选择器实现变量数为n+1的组合逻辑电路 ④、数据传输中的应用： 4.5.4 数值比较器 三、集成数值比较器 （2）功能(位数)扩展 比较器的其它应用 2、全加器 3) 逻辑图 （2） 超前进位加法器 例2、用加法器构成8421BCD码-余三码代码转换器 三、减法运算电路 讨论： 四、集成算术/逻辑运算电路(ALU) 74HC283逻辑框图 74HC283引脚图 ※说明:由于超前进位加法器的进位是并行产生的，所以提高了运算速度。但是，随着位数的增加，其电路越来越复杂。为此，设计了专用的超前进位产生器，既可扩充数位，又不致使逻辑电路太复杂。 * 超前进位加法器74LS283的应用举例 例1、 用两片74LS283构成一个8位二进制数加法器。 注意： 在片内是超前进位，而片与片之间是串行进位。 * （2）工作原理及逻辑功能 0 0 I3 0 1 1 0 1 1 =1 =0 0 × × 1 Y S0 S1 E 地址 使能 输出 输 入 功能表 0 0 0 I0 0 0 1 I1 0 1 0 I2 0 1 1 I3 * （1）八选一数据选择器 74HC151 ① 、功能框图 （与74LS151功能相同） 八个数据输入通道 使能输入端低电平有效 (数据源) 通道选择(三位地址输入) 输出 反相 输出 D7 Y Y E 74HC151 D6 D5 D4 D3 D2 D1 D0 S2 S1 S0 2个互补输出端 8 路数据输入端 1个使能输入端 3 个地址输入端 ②、逻辑图 D7 H H H L D6 L H H L D5 H L H L D4 L L H L D3 H H L L D2 L H L L D1 H L L L D0 L L L L H L X X X H S0 S1 S2 Y Y 通道选择 E 输 出 输 入 逻辑式 其中mi为通道选择输入S2、S1、S0的第i个最小项。 * 例：当E=0， S2S1S0=110时→m6=1，其余mi=0 ∴Y=D6 工 作 态 记住 例：用2个八选一数据选择器构 成二位选择输出。 ①、位数扩展 方法：使能端E、通道选择端S2、S1、S0分别并联。 在需要选择多位数据时，可由 n个1位数据选择器并联组成 则，对应S2、S1、S0的一组取值，两个数据选择器将分别从两组8输入信号中，选择同一序号的两个信号输出。 * 示意图 例：用2个八选一数据选择器构成十六选一数据选择器 方法： 将低三位地址码C、B、A分别并联， 而将高位地址码D与一个8选1数据选择器的使能端相连， D经反相器后与另一个使能端相连。 则，两个数据选择器工作在互补状态。 输出为两个数据选择器输出之“和”(或). 逻辑式： * 示意图 控制Di ，就可得到不同的逻辑函数。 当D0 =D3=D5 = D7=0 D1 =D2=D4= D6=1 时： 当D0 =D3=D5 = D7=1 D1 =D2=D4= D6=0 时： D7 Y Y E 74HC151 D6 D5 D4 D3 D2 D1 D0 S2 S1 S0 当E=0时： 输入/出间有确定逻辑关系的电路 * （1）2 n选一数据选择器，可实现变量数≤n的任何组合逻辑函数 方法： ②将变量从原通道选择输入； (注意变量的高、低位） ③将原数据输入端设为合适的二元常量； ④使能信号有效。 则，输出端输出的即为该组合逻辑函数。 为二元常量 变量输入 此即MSI的设计方法 八选一 数据 选择器 ． ． ． ． ． D0 D1 输出 D7 Y Y E S2 S1 S0 通道选择 ①将逻辑函