数字集成电路_课件5.ppt

第五章 静态MOS门电路 5.1 CMOS门电路 5.2 复杂的CMOS门 5.3 异或门和同或门 5.4 多路选择器电路 5.5 触发器和锁存器 5.6 D触发器和D锁存器 5.7 CMOS门电路的功耗 5.8 功耗和延迟的折中 5.1 CMOS门电路 CMOS电路中器件的尺寸 伪NMOS器件的尺寸确定 伪NMOS逻辑 伪NMOS逻辑是CMOS变型电路 伪NMOS门的负载管是一栅极接地的PMOS管 特点是普通的NMOS门,用一个等效PMOS器件代替了NMOS负载管 缺点:指定各有比的MOS管的尺寸比;当下拉电路通时,要产生静态功耗;速度低;功耗大. 优点:输入每个变量仅用一个MOS管,最小负载可以是一个单位栅极负载,CMOS至少两个;且PMOS负载没有衬偏调制效应;管子少;密度高. 3X器件的版图及其等效尺寸 等效宽度 三个串联晶体管的宽度分别为W1，W2和W3，若全部导通，合并在一起形成一个等效器件，其等效宽度为： 并联的三个晶体管，若全部导通，其等效宽度为： 5.1 CMOS门电路 例：确定传统CMOS 3输入与非门和或非门的器件尺寸。假设基本反相器的PMOS宽度为2W，NMOS宽度为W，使3输入与非门和或非门与反相器具有相同延迟特性。 8输入与门 摩根定律的原理示意图 8输入AND门转换成NOR门 8输入与函数的多级逻辑实现 一个反相器驱动4个相同的扇出 2输入与非门的电压传输特性 NMOS与非门 两个增强型驱动管串接与耗尽型作为负载管串接 现在来计算VOL 设输入电压均为高电平,此时驱动管处于非饱和状态;负载管处于饱和状态,电路中通过晶体管的电流相等 NMOS与非门 NMOS与非门 NMOS与非门 NMOS与非门 NMOS与非门 NMOS与非门输出电容 NMOS与非门 晶体管尺寸的考虑 晶体管尺寸的考虑 晶体管尺寸的考虑 衬偏调制效应 2输入或非门的电压传输特性 或非门最低电平 或非门电容分布 总结 5.1 CMOS门电路 例：在下面两种情况下，分别计算图中所示2输入与非门的转换阈值VS：第一种情况是一个输入连接到VDD而另一个输 入从0变到VDD，第二种情况 是两个输入连接在一起。假 设0.18μm工艺参数中所有 晶体管的宽度为400nm。 5.2 复杂的CMOS门 对偶原理： 摩根定律： 5.2 复杂的CMOS门 或与非门的逻辑函数： 运用摩根定律 在CMOS电路中，NMOS将输出下拉到低，PMOS将输出上拉到高 或与非门的NMOS应实现功能： 或与非门的PMOS应实现功能： CMOS逻辑结构 负载管用的是PMOS管 规则1:与是NMOS串NMOS 规则2:或是NMOS并NMOS 规则3:或是NMOS支路并支路NMOS 规则4:与是NMOS支路串支路NMOS 规则5:输出为NMOS阵列的逻辑补 规则6:PMOS电路为NMOS电路的对偶电路,当输入的NMOS为串联连接时,则PMOS部分为并联连接;当输入的NMOS为并联连接时,则PMOS部分为串联连接,这种对偶原则也适应任一子块逻辑 或与非门的CMOS实现 通用复杂门的表示法 复杂的CMOS门电路 例：用单级复杂CMOS门和伪NMOS门实现 例子 5.3 异或门和同或门 异或（XOR）： 同或（XNOR）： 异或门和同或门的静态实现 5.4 多路选择器电路 多路选择器 （MUX）： 5.5 触发器和锁存器 静态时序电路特征： 将一个或多个输出节点连接到输入端，可引起正反馈或再生 数字集成电路中最常见的双稳态电路： 锁存器 触发器 基本的双稳态电路 基本的双稳态电路 单个门传输延迟： 双稳态电路从一个稳定状态转换到另一个稳定状态： 将与原输入状态反向变化的触发脉冲加在输入端并超过VS且保持2tp时间段以上 用或非门构成的SR锁存器 由或非门交叉耦合构成的SR锁存器 用或非门设计SR锁存器 例：在0.13μm的CMOS中，用或非门设计一个SR锁存器，使从S到Q的延迟和从R到 的延迟都为400ps。假设 Q和 驱动的总负 载为100fF，并且 L=100nm。 用与非门构成的SR锁存器 JK触发器 由JK触发器构成的主从触发器 下降沿触发的JK触发器 5.6 D触发器和D锁存器 电位敏感和透明传输的D锁存器 边沿触发和不透明的D触发器 D锁存器的工作原理 D触发器的工作原理 触发器的时序参数 锁存器的时序参数 D锁存器的门级实现 D锁存器的与或非门实现 5.7 CMOS门电路的功耗 通常功耗公式：P=IDVDD ID是所有从VDD到Gnd的电流 CMOS电路中，功耗的来源： 动态功耗 电容转换产生的功耗 转换期间从VDD到Gnd流过的