epc gen2标签数字电路时钟策略和协议一致性分析 analysis of clock strategy and protocol conformance for digital circuits in epc gen2 rfid tag.pdfVIP

第39卷第5期 微电子学 V01．39，No．5 2009年10月 ^酊croelectronics 0ct．2009 EPC Gen2标签数字电路时钟策略和协议一致性分析 罗恰嗣1，郭 立1，张纲2，李清2 (1．中国科学技术大学电子科学与技术系，合肥230026；2．复旦微电子公司，上海200433) Gen2 摘要： 时钟策略是影响EPC RFID标签性能的重要因素。为了降低标签的功耗，系统时 钟频率在满足协议要求的前提下应尽可能地低。但是，过低的系统时钟可能不满足协议一致性的 要求。分析了不同时钟策略对标签数字电路的影响；提出了一种误差位移的方法来降低回发链路 MHz和2．56 频率误差；设计了一种1．28 MHz频率的双时钟策略。与1．92MHz的单时钟策略 相比，双时钟策略可以节约5．66％到9．44％的功耗(CMOS 0．18弘m工艺)，并提供更大的解码裕 量和回发链路频率裕量。 关键词：射频身份识别；EPCGen2；回发链路频率；时钟策略；协议一致性 中图分类号：TN492 文献标识码：A 文章编号：1004—3365(2009J05—0639—05 ofClock andProtocolConformancefor Circuits Analysis Strategy Digital inEPCGen2RFID Tag LUO Lil，ZHANG Qiasil，GUO Gangz，LIQin．92 (1．Dept．ofElec．Sci．andTechn01．，Univ．ofSci．andTechn01．ofChina，Hefei230026，P．R．China； 2．FudanMicroelectronics200433，P．R．China) Co．．Lid，Shanghai iscriticalto ofEPCGen2RFD clock of should Abstract：Clockstrategy performance tag．System frequencytags beaslowas tOreduce lOWclock notconfcIrlTt possible power consumption．However．anexcessivelyfrequencymay tothe Influencesofdifferentclock on circuitsofEPCGen2were error protocol strategiesdigital tag analyzed．An MHz shift was toreducebackscatterlink dual-clockof1．28 approachproposed