第10章 SignalTapⅡ嵌入式逻辑分析仪的使用.ppt

第10章 SignalTapⅡ嵌入式逻辑分析仪的使用 10.1 在设计中嵌入SignalTapⅡ逻辑分析仪 在设计中嵌入SignalTap?Ⅱ逻辑分析仪有两种方法：第一种方法是建立一个SignalTap?Ⅱ文件(.stp)，然后定义STP文件的详细内容；第二种方法是用MegaWizard Plug-In Manager建立并配置STP文件，然后用MegaWizard实例化一个HDL输出模块。图10.1给出用这两种方法建立和使用SignalTap?Ⅱ逻辑分析仪的过程。 10.1.1 使用STP文件建立嵌入式逻辑分析仪 1．创建STP文件 STP文件包括SignalTap?Ⅱ逻辑分析仪设置部分和捕获数据的查看、分析部分。创建一个STP文件的步骤如下： (1) 在Quartus?Ⅱ软件中，选择File→New命令。 (2) 在弹出的New对话框中，选择Other Files标签页，从中选择SignalTap?Ⅱ File，如图10.2所示。 (3) 点击OK按钮确定，一个新的SignalTap?Ⅱ窗口如图10.3所示。 上面的操作也可以通过Tools→SignalTap?Ⅱ Logic Analyzer命令完成，这种方法也可以用来打开一个已经存在的STP文件。 2．设置采集时钟 在使用SignalTap?Ⅱ逻辑分析仪进行数据采集之前，首先应该设置采集时钟。采集时钟在上升沿处采集数据。设计者可以使用设计中的任意信号作为采集时钟，但Altera建议最好使用全局时钟，而不要使用门控时钟。使用门控时钟作为采集时钟，有时会得到不能准确反映设计的不期望数据状态。Quartus?Ⅱ时序分析结果给出设计的最大采集时钟频率。 设置SignalTap?Ⅱ采集时钟的步骤如下： (1) 在SignalTap?Ⅱ逻辑分析仪窗口选择Setup标签页。 (2) 点击Clock栏后面的Browse Node Finder按钮，打开Node Finder对话框。 (3) 在Node Finder对话框中，在Filter列表中选择SignalTap?Ⅱ: pre-synthesis。 (4) 在Named框中，输入作为采样时钟的信号名称；或点击List按钮，在Nodes Found列表中选择作为采集时钟的信号。 (5) 点击OK确定。 (6) 在SignalTap?Ⅱ窗口中，设置作为采样时钟的信号显示在Clock栏中。 用户如果在SignalTap?Ⅱ窗口中没有分配采集时钟，Quartus?Ⅱ软件会自动建立一个名为auto_stp_external_clk的时钟引脚。在设计中用户必须为这个引脚单独分配一个器件引脚，在用户的印刷电路板(PCB)上必须有一个外部时钟信号驱动该引脚。 3．在STP文件中分配信号 在STP文件中，可以分配下面两种类型的信号： (1) ?Pre-synthesis：该信号在对设计进行Analysis Elaboration操作以后存在，这些信号表示寄存器传输级(RTL)信号。 在SignalTap?Ⅱ中要分配Pre-synthesis信号，应选择Processing→Start Analysis Elaboration命令。对设计进行修改以后，如果要在物理综合之前快速加入一个新的节点名，使用这项操作特别有用。 (2) ?Post-fitting：该信号在对设计进行物理综合优化以及布局、布线操作后存在。 4．分配数据信号 (1) 首先完成设计的Analysis Elaboration或Analysis Synthesis，或全编译过程。 (2) 在SignalTap?Ⅱ逻辑分析仪窗口，点击Setup标签页。 (3) 在STP窗口的Setup标签页中双击鼠标左键，弹出Node Finder对话框。 (4) 在Node Finder对话框的Filter列表中选择SignalTap?Ⅱ: pre-synthesis或SignalTap?Ⅱ: post-fitting。 (5) 在Named框中输入节点名、部分节点名或通配符，点击List按钮查找节点。 (6) 在Nodes Found列表中选择要加入STP文件中的节点或总线。 (7) 点击“”按钮将选择的节点或总线拷贝到Selected Nodes列表中。 (8) 点击OK按钮，将选择的节点或总线插入STP文件，如图10.4所示。 5．逻辑分析仪触发控制 逻辑分析仪触发控制包括设置触发类型和触发级数。 1) 触发类型选择Basic 如果触发类型选择Basic，在STP文件中必须为每个信号设置触发模式(Trigger Pat