实验二组合逻辑器件应用研究实验报告1.docVIP

实验二 组合逻辑器件应用研究 实验报告 一、实验目的 1. 熟悉常见组合逻辑芯片的逻辑功能。 2．掌握中、小规模的组合逻辑芯片的使用方法。 3．体会逻辑函数化简的意义。 4．学习组合逻辑电路的设计与调试方法。 二、实验内容与步骤 1、查阅芯片的PDF文件资料，分清管脚名与逻辑功能对应的关系。 CD4011 CD4030 CD4012 CD4069 74HC138 74HC153 静态测试 验证CD4011 、CD4030 、CD4012 、CD4069 、74HC138、74HC153等所用到的芯片的逻辑功能。 通过实验箱的验证，CD4011 、CD4030 、CD4012 、CD4069 、74HC138、74HC153等芯片的输入与输出与真值表相符，逻辑功能正常。 3、四舍五入 用小规模集成芯片设计一个组合逻辑电路（四路输入，一路输出）实现“四舍五入”的功能，即当输入的四位8421BCD码不大于4时，输出0；否则输出1。 列出真值表画出卡诺图，如图所示： （2）与其对应的逻辑表达式为：Y=A+BD+BC=(A’(BD)’(BC)’)’ （3）限用与非门实现（一片CD4011＋一片CD4012） （4）仿真图，如图所示： 通过实验箱验证，上面的电路图能实现四舍五入的功能。 4、大、小、二月判别 设计一个四输入、三输出的组合逻辑电路，实现“大、小、二月判别”，当输入端输入的数是1～12月份所对应的大月时，仅Y1输出端为1；输入的数对应是小月时，仅Y2输出端为1；否则仅Y3输出为1（代表是2月）。 （1）列出真值表画出卡诺图，如图所示： （2）与其对应的逻辑表达式为： Y1=A’D+AD’=((A’D)’(AD’)’)’ Y2=AD+A’BD’=((AD)’(A’BD’)’)’ Y3=A’B’CD’=(A+B+C’+D)’ （3）限用与非门实现（CD4002+CD4030） （4）仿真图，如图所示： （5）通过实验箱验证，上面的电路图能实现大、小、二月判别的功能。 5、两位数显示 设计一个组合逻辑电路，控制实验箱上的二组CD4511及LED数码管，对应输入的4位二进制数，完整显示出0－15数字，从而解决CD4511译码芯片不能显示9以上数据的问题。 （1）列出真值表画出卡诺图，如图所示： （2）与其对应的逻辑表达式为： Y0=D , Y1=ABC’+A’C=ABC’+A’B’C+A’BC’=((m1)’(m3)’(m3)’(m6)’)’ Y2=A’B+BC=A’BC+A’BC’+A’BC+ABC=((m2)’(m3)’(m7)’(m7)’)’, Y3=AB’C’=m4=((m4)’(m4)’(m4)’(m4)’)’ Y4=AB+AC=AB(C+C’)+AC(B+B’)=ABC+ABC’+ABC+AB’C=ABC+ABC’+AB’C =m5+m6+m7=((m5)’(m6)’(m7)’(m7)’)’ A=A2,B=A1,C=A0 （3）限用与非门实现（74HC138 + CD4012 X2 ） （4）仿真图，如图所示： （5）通过实验箱验证，上面的电路图能实现两位数显示的功能。 三、实验设备及芯片 数电实验箱一个； CD4011 （含4个两输入与非门）； CD4030 （含4个两输入异或门）； CD4012 （含2个四输入与非门）； CD4069 （含6个非门）； 74HC138（3/8译码器）、74HC153或CD4539（双4选1数据选择器）。 其它所需各种组合逻辑门和MSI的组合逻辑芯片。 实验心得 在这次实验里，所有芯片的管脚图都是我自己在网上查的，在这过程里我熟悉了在网上查阅芯片的过程，也懂得了如何去查找芯片的资料。列真值表-画卡诺图-找逻辑关系式-做仿真-接电路，这个过程虽然很繁琐、有时候很气人，可是每完成一个实验都很有成就感。这过程虽然有时候特别困难、特别苦，但那种通过自己努力来解决问题的喜悦是难以表达的。这是在以前做实验中很少有过的乐趣，以前是靠别人帮忙，这次是完完全全是自己做的。 这次实验让我更加地了解组合逻辑电路的分析方法和设计方法，也让我顺道复习了这个单元的知识，也实现了课本与实际相结合的跨度，让我对数电有了新的认识。 第 5 页 共 6 页