第四章 MOS基本逻辑单元电路.ppt

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 4.5.1 MOS RS触发器 2.钟控RS触发器—结构3 R S CP Q Q Q Q R S CP VDD CP CP CP CMOS电路图 不能有“11”和“00”状态 * 4.5.2静态MOS D触发器 1.电平触发D触发器(锁存器Latch) D Q Q CP Q Q D CP 高电平触发 Q Q D CP Q Q CP D 低电平触发 * 4.5.2静态MOS D触发器 2.边沿触发D触发器(主从D触发器)—后沿 下降沿（后沿）触发 Q Q D CP D Q’ Q’ CP Q Q D Q’ Q’ CP Q Q * 4.5.2静态MOS D触发器 2.边沿触发D触发器(主从D触发器)—前沿 上升沿（前沿）触发 Q Q D CP D Q’ Q’ CP Q Q D Q’ Q’ CP Q Q * 4.5.3准静态CMOS D触发器 1.电平触发D触发器(锁存器Latch) 1 D Q CP CP CP CP Q D Q CP CP CP CP Q D Q CP CP CP CP D CP CP Q * 4.5.3准静态CMOS D触发器 1.电平触发D触发器(锁存器Latch) 2 Q CP D CP CP CP Q S CP D CP Q S R CP CP CLK CP CP CP D CP CP CP Q S * 4.5.3准静态CMOS D触发器 2.边沿触发D触发器（主从D触发器） Q Q D CLK CLK CP CP CP D CP CP CP R Q CP CP CP CP Q S R S dffprbsb * 4.5.3 准静态CMOS D触发器 3.版图示例 dffp dffps dffpr * 4.5.4 斯密特触发器 1. NMOS斯密特触发器 VDD Vi Vo 0 Vo t VIH VIL t 0 Vi VIH 0 VOH VOL VO Vi VIL * 4.5.4 斯密特触发器 2. CMOS斯密特触发器 VIL VIH VDD 0 VDD VO Vi VDD Vi Vo VDD 0 Vi t VIH VIL Vo 0 t * §4.6 MOS其它单元电路 * 0 t 0 Vb t 0 Vcp t Va 0 VRST t 4.6.1 振荡器及分频电路 RST cp Q Q D CP a b R 振荡器 整形 二分频 可以通过改变反相器级数和驱动能力以及增加电阻电容的方式来改变振荡频率。 * 4.6.2 上电复位电路 0 t a 0 b t 0 c t 0 t Q0 0 t Q1 0 t Q2 0 t CP 来改变复位时间 可以通过改变电容和MOS管尺寸 Q Q D CP R Q Q D CP R Q Q D CP R Q0 Q1 Q2 CP RST 应用 VDD c b a * 4.6.3 沿判断电路（沿提取电路） 1.判断上升沿 A B F 0 0 t 0 t VA t VB VF 可以通过改变反相延迟时间的长短来改变输出脉冲的宽度。 * 地址译码控制 4.6.3 沿判断电路（沿提取电路） 2.判断下降沿 0 0 t 0 t VA t VB VF A B F * 4.6.4 开关逻辑电路（传输门逻辑） 1. NMOS多路开关 E VCC F= P1·A·B+P2·A·B+P3·A·B+P4·A·B P1 P2 P3 P4 A A B B F 可以通过增加上拉和驱动电路来提高速度。 * 4.6.4 开关逻辑电路（传输门逻辑） 2. CMOS多路开关 P4 P3 P2 P1 A B F A A A A B B B B P4 P3 P2 P1 A A B B F 便于布局布线 * 4.6.5 加法器电路 1.组合逻辑半加器单元 S=AB+AB =(A+B)AB C=AB =AB A B S C * 4.6.5 加法器电路 2.组合逻辑全加器单元 Ci=AB+BC+AC=AB+C(A+B) Si=ABC+ABC+ABC+ABC=ABC+(A+B+C)Ci A B C Ci Ci Si Ci Ci Si VDD VDD VDD A B A B C A B C A B VDD A B C A B C C B A A B C * 4.6.5 加法器电路 3.传输门结构全加器单元 Ci= (A?B)C + (A?B)A Si= (A?B)C + (A?B)C VD