集成电路 ch2.ppt

对存储器进行配置时，数据通过通导晶体管“写”入存储单元。在正常操作时，通导晶体管处于“关”状态，单元提供连续控制。通常只在需要读回数据时才对单元作“读”出操作。与常规SRAM存储器完全不同，常规存储器是处于不断反复的读写操作之中，而现在的SRAM单元是提供一种连续控制，输出端Q和/Q分别具有电源电平和地电平。由于没有地址译码器和灵敏放大器，因而单元具有较高的稳定性，电源的漂移或高强度的粒子辐射都不会影响单元的状态。 对于SRAM来讲，掉电后功能会消失，因而需要一外加2V电源来加以维持，或者在功能消失后再重写一次。 由于存储单元阵列的存在以及各控制端点的存在使LCA器件的面积大大增加，一个1200门的LCA需要有10万个晶体管，其中与编程有关的晶体管需占8.5万个，而用于逻辑的有效晶体管仅为1.4万个，只占14％。 设计流程 LCA的设计通常由软件开发系统来完成，该软件运行于微机环境。用图形方式进行逻辑图输入或由VHDL语言写成源程序，将被设计对象送入开发系统得内部网表(XNF)。软件开发系统产生CLB，IOB的连接网表和用于模拟的网表文件; 将网表文件送去进行模拟，如符合要求，将连接网表送去进行自动布局和自动布线，并得到布局布线后的时序关系以备进一步检查。最后编译成一种用于内部构造的配置数据，这就是我们所说的配置程序; 将配置数据直接下载到LCA器件中，也可将其转换成可驻留在PROM，EPROM等存储元件中的配置数据图形，在需要时再下载到LCA中; 装入配置程序后，配置程序中的配置数据就存入LCA内存储阵列的相应单元中。如需要修改设计，就要重新进行上述过程，产生一新的配置程序，再刷新和修改内部存储阵列中各单元的状态，就实现了再配置。 LCA的设计流程 编 程 5种配置模式(configuration mode)：对XILINX公司的芯片，编程时有5种配置模式，这取决于3个模式管脚M0、M1、M2上的输入电平： 主控串行输入模式 主控模式并行输入(起始地址为低) 主控模式并行输入(起始地址为高) 外围模式并行输入 从属模式串行输入 主控并行输入模式 主控串行输入模式 外围模式并行输入 从属模式串行输入 配置过程的状态图 在初始化阶段，加上电源后，内部RESET电路被触发。当Vcc到达2.5-3V时，部分LCA开始工作。 对非主控模式为214周期，约11～33ms。对主控模式为216周期，约43～130ms，它比非主控时大4倍，这是为了保证在菊花链上的所有从属器件都准备好。 进入清除状态，对配置用存储器进行一次清零。对不同的器件清零时间各有不同。清零结束时，出现一个低有效的/INIT信号。 测试是否有外加的低有效/RESET信号。如有，则无法进入配置模式；如/RESET为高，转下一步。 测试模式管脚，确定为何种配置模式。 进入配置模式，向LCA下载配置程序。如在配置模式状态下，测出低有效的/RESET信号，LCA将立即返回到清除状态，再次清除已装入存储器阵列中的内容。 当配置完毕，即配置用存储器已装满且与长度计数相匹配时，就执行同步的启动信号(START-UP)，LCA进入工作模式，该芯片就可以正式工作了。在完成装入后的3个CCLK周期后，用户的I／O管脚上从高阻抗上拉状态按配置要求变为高或低状态，DONE／PROGRAM管脚从低变高，内部RESET信号由高变低。 如在工作模式下，双功能管脚DONE／/PROGRAM上有一从高到低的变化，就回到清零状态。如出现外部/RESET信号变低，同样回清零状态。 在工作模式时，如出现掉电，/(POWER-DOWN)变低，芯片无法工作。 /(POWER-DOWN)恢复为高时，重新启动。 配置过程的状态图 配置程序的数据结构 首部中有8位虚拟位、4位预兆码、24位长度计数信号以及另外4位虚拟位。配置程序长度计数位是用来表示要全部装入程序所需的配置时钟总数。 配置数据区中的每一数据帧包括1位起始位、71位数据位和3位结束位。在配置数据区的尾部为4位终止位。 从配置及启动工作时的数据流看，在结束配置后，I/O从上拉状态变为有效状态，而DONE ／ /(PROGRAM)信号从低变高，内部RESET信号由高变低。可以将DONE／ /(PROGRAM)和RESET信号的变化编程在I/O输出变为有效以前一个周期或者以后一个周期。 配置时及启动工作时的数据流 不同器件的数据流 长度 PLD的分类（四种基本类型） 可编程只读存储器PROM(programmable read-only memories)、 可编程逻辑阵列PLA(programmable logic arrays) 可编程阵列逻辑PAL(pro