信号源初步.pptVIP

AWG任意波形发生器（二） 内存深度(记录长度) 取样(时钟)速率 带宽 垂直(幅度)分辨率 水平(定时)分辨率 输出通道数目 数字输出种类 滤波 排序、循环 内置编辑器（公式 图形 序列） 数据导入方式 AFG/AWG性能指标和考虑因素 使用混合信号源生成波形 TekAFG300系列任意函数/波形发生器 　　AFG300系列产品是一种性能高超的16MHz函数发生器具有内置任意波形生成功能。 　　这种仪器支持各种标准波形，其中包括正弦波、方波、三角波、斜波、脉冲、DC和噪声等波形。此外该仪器还具有扫频功能以及三种工作方式连续、触发和突发。 TEK AWG4000系列 任意波形发生器 2或3条独立波形通道 16位(1 /65536)垂直分辨率 200 MS/s取样速率 记录长度最高16M样点 可选的32/48位100MHz (CMOS)数字数据发生器用于混合信号设备测试 4或6个数字标记输出 独立通道内部噪声发生器 外部时钟和外部参考输入 Agilent任意函数波形发生器33250A Agilent N6030A 任意波型发生器1.25 GS/s, 15位 四个N6030A模块安装于一个18个插槽的CompactPCI机箱中 逻辑信号源 逻辑信号源的类型 　　　逻辑信号源是为满足特定的数字测试要求提供的更加专用的工具。它们满足了要求一长串连续的二进制数据、并具有具体的信息内容和定时特点的数字器件的专门激励需求。逻辑信号源分成两类，即： 脉冲发生器 码型发生器 脉冲发生器 　　　脉冲发生器通常以非常高的频率从少量输出中驱动一串方形波或脉冲。除非这串波形被调制，脉冲中通常不表示任何信息内容(数据)。但是，高级脉冲发生器的高频率和快速上升时间功能，使其成为测试高速数字设备的理想工具。 码型发生器 　　　AWG 和AFG 主要是为了生成具有模拟形状和特点的波形而设计的，而码型发生器则主要用来生成大量的二进制信息。码型发生器也称为数据发生器或数据定时发生器，它为测试计算机总线、微处理器IC 器件和其它数字单元生成所需的一串1 和0。 TEK DTG500数据定时发生器 高达2.7 Gbps的数据速率可以扩展到3.35 Gbps 2～96条数据通道(主/从)通过时钟同步可以支持近1,000条数据通道 同类领先的时延分辨率和范围 0.2ps (DTG5274) , 1ps (DTG5078)时延分辨率 高达600 ns的总时延通用平台同时提供了数据发生器、脉冲发生器和直流电源功能 * 频率合成部分：频率范围 频率分辨率 频率转换时间 频谱纯度 参考源部分：频率稳定度 频率精度 功率控制部分：功率范围 幅度精度 功率转换时间 反向功率保护 * 五部分构成，在参考时钟的控制作用下，相位累加器对频率控制字K进行相位累加，得到的相位码将对波形存储器ROM（即一个正弦查询表）寻址，使之输出相应的幅度码，根据相位增量的不同，从查询表中读取信号的周期就不同。这个幅度码经过DAC数模变换，得到相应的阶梯波，最后将此阶梯波经过低通滤波器的平滑滤波，得到连续变化的所需频率的波形。 PLL相位噪声的特点 PLL的相位噪声来源包括： 参考源、鉴相器、VCO以及宽带噪声基底 分频比N决定了输出频率相位噪声的恶化依据 20logN 这一公式！ 锁相环的相位噪声特点 优点： 易于集成化 体积小 结构简单 功耗低 价格低 缺点： 频率切换时间相对较长 相位噪声较大。 锁相环小结 　　　　70年代,Tierney J等人就首先提出了DDS的概念，直接数字合成（Direct Digital Synthesis）的基本原理是基于取样技术和计算技术，通过数字合成来生成频率和相位对于固定的参考频率可调的信号。 直接数字频率合成的基本组成原理 直接数字式频率合成（ＤＤＳ） 输出信号频率fo: 取决于两个因数： ⑴参考时钟频率； ⑵ROM中存储的正弦波； 　　如果地址计数器以步进Ｋ（Ｋ=1)进行累加，则可在fc和ROM数据不变的情况下改变输出频率，此时fo为： 　　设取样时钟频率为fc，正弦波每一周期由Ｎ个取样点构成，则该正弦波的频率为： ＤＤＳ工作原理（一） ＤＤＳ工作原理（二） 输入频率控制字为K，则相位增量为： 　　可见，相位增量是由频率控制字K决定的。这样，在特定时钟控制下，K数值越大，“走”完一个相位圆的“步数”越少，所花的时间越短，输出频率越高。此时，频率控制字K对输出频率即起到控制作用。 点数 256 4096 65536 10485764294967296 281474976710656 N 8 12 16 20 24 32 4