中断传送.PPT

中断系统的基本概念 掌握8086CPU的中断系统 掌握 8259A可编程中断控制器 5.1.1 I/O接口的功能 1、数据的缓冲与锁存； 2、I/O设备的寻址； 3、提供CPU与外设间交换数据 所需的控制与状态信号； 4、信号的转换； 5、可编程功能。 5.1.2 CPU与外设间交换的信号 1、数据 （1）数字量： 是以二进制形式或以ASCII码表示的数字或字符 （2）模拟量： 外部的模拟量必须先经过A/D转换成数字量后才能进入CPU； CPU对现场的控制信号也必须经过D/A转换成模拟量后，才能去控制某些执行机构。 （3）开关量： 只有两个状态的量，最终转化为两个电平电量，对应一位二进制的“1”或“0”。 （4）脉冲量： 以脉冲形式表示的一种信号，例如计数脉冲、定时脉冲、控制脉冲等。 在8086中，数据信息最终都转化成为8位、16位或32位二进制数。  3. 控制(Control)信息 CPU通过接口输出用以控制外设 工作的信息， 如控制I/O设备的运行模式等控制信号。 ﹡上述数据、状态信息及控制信息是三类不同性质的接口信号，必须分别传送； ﹡但大部分微机系统中都只有通用的输入、输出指令，因此状态信息与控制信息也必须作一种数据来传送； ﹡CPU与接口连接时为使三者之间能区分开，必须给它们安排各自不同的端口地址。 图5.1 I/O接口示意图 5.2.1 存储器映像的I/O寻址方式 将I/O端口地址与存储器地址统一分配，即把一个外设端口作为存储器的一个单元来对待，占有存储器的一个地址。 CPU没有专门的输入、输出指令，当从外设做一次输入/输出操作时，是作为一次存储器的读/写操作。 5.2.3 8086 CPU对I/O端口的寻址方式 ＊采用I/O端口单独寻址方式，用低16位地址总线(A15~A0)寻址I/O端口； ＊支持字节型和字型I/O传送； ＊最多支持64K个字节型I/O端口，或者说最多支持32K个字型端口； ＊有两种寻址方式： 直接寻址，地址范围为0~255； DX间接寻址，地址范围为0~65535。 为解决8086与8位I/O设备数据线的连接问题，与存储器的奇/偶体方式相类似，也可以把I/O设备分成2个体，其中： 偶I/O体的数据线与CPU的D0~D7连接，用地址总线A0作为偶体(低8位数据传送)选通信号； 奇I/O体的数据线与CPU的D8~D15连接，用 作为奇体(高8位数据传送)选通信号。 对于16位的字型端口，其端口地址应是偶地址； 对于8位的字节型端口： 若接低8位数据总线，则是偶地址端口； 若接高8位数据总线，则是奇地址端口。 如果一个I/O接口系统中多个字节型端口都接到数据总线的低8位（也可以接高8位），则这些端口地址的A0均固定为0，全部为偶地址。 因此，A0不能参与各接口芯片的片内端口寻址，这时可用A1来替代。 图5.2 查询式输入接口电路 图5.4 查询式输出电路 3.查询传送方式的特点 接口电路和工作程序均相当简单，较好地解决了CPU与外设之间的速度匹配问题； 在一些CPU不太忙且传送速度不高的情况下，常采用这种方式。 但这种方式实际上是CPU与外设之间的一种串行（交替）工作的方式，大大降低了CPU的效率。 2. DMA传送的特点 （1）数据传送过程中的一些操作，如：存/取数、修改地址、计数等不是由软件，而是由硬件（DMA控制器）来实现的； （2）传送的速度上限一般主要取决于存储器的存取速度； （3）DMA传送过程中，CPU需让出系统总线的控制权，让DMA控制器接管，因此DMA控制器电路结构复杂，硬件成本高。 4. 8086 CPU的DMA方式 通过HOLD、HLDA来接受、响应DMA控制器的总线请求：当DMA控制器发出HOLD (总线请求) 时， CPU在完成当前的总线操作后，输出HLDA (总线请求响应) ； DMA控制器收到此信号后接管系统总线，在它的控制下完成DMA传送(单个字节，或是成块数据) DMA控制器将HOLD信号变成低电平，放弃对总线的控制。 CPU检测到HOLD为低电平后，将HLDA也置为低电平，且重新控制总线 8086 对总线请求HOLD信号的响应条件 （1）最通常的情况是，当前的总线周期执行完毕即响应； （2）当正在执行加LOCK前缀的指令时，是让当前的指令