逻辑门与555应用.pptVIP

实验的具体要求及注意事项： 3. D触发器与逻辑门应用电路设计 验收时，要有设计过程; 画出逻辑电路图（应标上管脚号）; 实验现象及测试结果记入自拟表格中。 将电路CP 改为1kHz输入，示波器用直流耦合输入方式，用坐标纸画出CP、Q1、Q0和译码器输出波形，注意波形的时序关系，并总结观察多个相关信号时序关系的方法。 ＋5V 接地 2-4线译码器、OC门和 555 触摸灯电路 * 只需外接少量的阻容元件就可以构成单稳、多谐和施密特触发器。 * 只需外接少量的阻容元件就可以构成单稳、多谐和施密特触发器。 * 只需外接少量的阻容元件就可以构成单稳、多谐和施密特触发器。 * * * 第一阶段实验任务 1. OC门的应用实验： P145 2. 555应用电路设计: P151 3.用D触发器设计一个4进制计数器，再用门设计2-4线译码器：只能一个发光管亮（灌电流）（P163） 时间：第9周～第10周 学习要求： 掌握TTL、CMOS与非门电路主要参数的测试方法及OC门、TS门的“线与”功能； 设计与安装测试逻辑门参数的实验电路，并进行参数测试； 学会运用集成逻辑门设计报警、延时等功能电路。 集成逻辑门及其基本应用 集成逻辑门及其基本应用 一、TTL门电路的主要参数及使用规则 1. TTL与非门电路的主要参数 2. TTL器件的使用规则 二、CMOS门电路的主要参数及使用规则 1. CMOS与非门电路的主要参数 2. CMOS器件的使用规则 三、集成逻辑门的基本应用（以自学为主） 4. 集电极开路(OC)门和三态(TS)门的应用 3. 门电路构成的触发器 一、TTL门电路的主要参数及使用规则 1. TTL与非门电路的主要参数 静态功耗PD: 输出高电平VOH : 输出低电平VOL : 扇出系数NO : PD ? 50 mW VOH ? 3.5 V，为逻辑1； VOL ? 0.4 V，为逻辑0； NO = IOL/IIS 一般： IIS ?1.6mA IOL ?16mA 一、TTL门电路的主要参数及使用规则 1. TTL与非门电路的主要参数 平均传输延迟时间tpd : 直流噪声容限VNH和VNL : tPLH 50% 50% 50% 50% tPLH 输入 同相输出 tpd= (tPLH+tPHL)/2 tpd的数值很小，一般为几纳秒至几十纳秒。 指输入端所允许的输入电压变化的极限范围。 VNH= VOH min–VIH min VNL= VIL max–VOL max 一、TTL门电路的主要参数及使用规则 2. TTL器件的使用规则 电源电压+VCC: 只允许在+5V±10%范围内，超过该范围可能会损坏器件或使逻辑功能混乱。 电源滤波 TTL器件的高速切换会产生电流跳变，其幅度约4mA~5mA。该电流在公共走线上的压降会引起噪声干扰，因此，要尽量缩短地线以减小干扰。可在电源端并接1个100?F的电容作为低频滤波及1个0.01?F~0.1?F的电容作为高频滤波。 输出端的连接 不允许输出端直接接+5V或接地。除OC门和三态(TS)门外，其它门电路的输出端不允许并联使用，否则，会引起逻辑混乱或损坏器件。 输入端的连接 输入端串入1只1k?~10k?电阻与电源连接或直接接电源电压+VCC来获得高电平输入。直接接地为低电平输入。 或门、或非门等TTL电路的多余的输入端不能悬空，只能接地； 与门、与非门等TTL电路的多余输入端可以悬空(相当于接高电平)，但易受到外界干扰，可将它们接+VCC或与其它输入端并联使用，输入端并联时，从信号获取的电流将增加。 2. TTL器件的使用规则 二、CMOS门电路的主要参数及使用规则 1. CMOS与非门电路的主要参数 电源电压+VDD: +VDD一般在+5V~+15V范围内均可正常工作，并允许波动±10%。 静态功耗PD : 约在微瓦量级。 输出高电平VOH : VOH≥VDD– 0.5V为逻辑1。 输出低电平VOL:VOL≤VSS+0.5V为逻辑0(VSS=0V)。 扇出系数NO :在工作频率较低时，扇出系数不受限制。但在高频工作时，由于后级门的输入电容成为主要负载，扇出系数将受到限制，一般NO=10~20。 二、CMOS门电路的主要参数及使用规则 1. CMOS与非门电路的主要参数 平均传输延迟时间tpd : CMOS电路的平均传输延迟时间比TTL电路的长得多，通常tpd?200ns。 直流噪声容限VNH和VNL : CMOS器件的噪声容限通常以电源电压+VDD的30%来估算。 当+VDD= +5V时，VNH? VNL=1.5V，可见CMOS器件的噪声容限比TTL电路的要大得多，因此，抗干扰能