第4章EDA技术.ppt

ENTITY parity_det IS GENERIC (n： INTEGER := 7)； PORT(input：IN BIT_VECTOR(n DOWNTO 0)； output：OUT BIT))； END parity det； ARCHITECTURE parity OF parity_det IS BEGIN PROCESS (input) VARIABLE temp：BIT； BEGIN temp := 0； FOR i IN inputRANGE LOOP temp := temp XOR input(i)； END LOOP； output = temp； END PROCESS； END parity； 例4.3 通用奇偶校验发生器电路 ENTITY parity_gen IS GENERIC (n：INTEGER := 7)； PORT (input：IN BlT_VECTOR(n-1 DOWNTO 0)； output：OUT BIT_VECTOR(n DOWNTO 0))； END parity_gen； ARCHITECTURE parity OF parity_gen IS BEGIN PROCESS(input) VARIABLE temp1：BIT； VARIABLE temp2：BIT_VECTOR(outputRANGE)； BEGIN temp1:= 0； FOR i IN inputRANGE LOOP temp1:=temp1 XOR input(i)； temp2(i) := input(i)； END LOOP； temp2(outputHIGH) ：=temp1； output = temp2； END PROCESS； END parity； 4.7 小结 注意: 标有◆表示不可综合 (或者在很少的综合工具上是可综合的)。 第4章 运算操作符和属性 本章为VHDL语法基础，只有在对数据类型、运算操作符及其属性有了深刻理解之后，才有可能写出高质量和高效率的代码。 4.1 运算操作符 VHDL提供了6种预定义的运算操作符，分别是： ·赋值运算符 ·逻辑运算符 ·算术运算符 ·关系运算符 ·移位运算符 ·并置运算符 赋值运算符 = 用于对SIGNAL赋值。 := 用于对VARIABLE，CONSTANT和GENERIC 赋值，也可用于赋初始值。 = 给矢量中的某些位赋值，或对某些位之外 的其他位(常用0THERS表示)赋值。 例 SIGNAL X：STD_LOGIC； VARIABLE Y：STD_LOGI C_VECTOR(3 DOWNT0 0)； SIGNAL W：STD_LOGIC_VECTOR(0 T0 7)； X=‘1’； --通过=将值1赋给信号x Y:=0 0 0 0; --通过:=将值0 0 0 0赋给信号y W=1 0 0 0 0 0 0 0; --最低位是1，其他位是0 W=(0=‘1’，0THERS=‘0’)； --最低位是1，其他位是0 逻辑运算符 逻辑运算符用来执行逻辑运算操作。操作数必须是BIT，STD_LOGIC或STD_ULOGIC类型的数据(或者是这些数据类型的扩展，即BIT_VECTOR，STD_LOGIC_VECTOR或STD_ULOGIC_VECTOR。 逻辑运算符有以下几种： ·NOT ——取反 ·AND ——与 ·OR ——或 ·NAND ——与非 ·NOR ——或非 ·XOR ——异或 XNOR ——同或，它在VHDL 87中没有定义，在VHDL 93中被引入 运算符的优先级从上至下递减 算术运算符 算术运算符用来执行算术运算操作。操作数可以是INTEGER，SIGNED，UNSIGNED或REAL数据类型，其中REAL类型是不可综合的。如果声