第五章功能测试理论.docVIP

第五章:功能测试理论 1.基础术语摘要：? ?? ?本章节包含以下内容， 功能测试简介(? ?? ???? ?? 功能测试要求(??? 输入/输出信号的建立(? ?? ??? 功能测试的一些方法(? ?? ???基础术语? ?? ?功能测试包含一些新的术语，这里先简单介绍一下：? ?? ?? ???Output Mask 输出屏蔽，一种在功能测试期间让测试通道的输出比较功能打开或关闭的方法，可以针对单独的pin在单独的周期实施。? ?? ?? ???Output Sampling 输出采样，在功能测试中，DUT的输出信号在周期内的某个时间点被评估的过程。PE卡上的比较电路会将输出电压和预先设定的逻辑1（VOH）和逻辑0（VOL）相比较，然后测试系统做出pass或fail的判断。Output Sampling也称为“Strobing”。? ?? ?? ???Test Pattern 测试向量（国内很多资料将其译为“测试模式”），是器件一系列所设计的逻辑功能的输入输出状态的描述。输入数据由测试系统提供给DUT，输出数据则用于和DUT的输出响应相比较。在功能测试期间，测试向量施加到DUT并运行，当其中的一个期望输出与器件的实际输出不匹配时，一个failure就产生了。Test pattern也称为“Test Vectors”或“Truth Tables（真值表）”。Test Vectors的说法更强调时序性，指逻辑电平的一系列0、1序列或其他表征。? ?? ?? ???Signal Format 信号格式，PE驱动电路提供的输入信号的波形。功能测试? ?? ?功能测试是验证DUT是否能正确实现所设计的逻辑功能，为此，需生成测试向量或真值表以检测DUT中的错误，真值表检测错误的能力可用故障覆盖率衡量，测试向量和测试时序组成功能测试的核心。? ?? ?当执行功能测试时，必须考虑DUT性能的所有方面，必须仔细检查下列项的准确值：? ?? ?? ?? ?VDD Min/Max? ?? ?? ?? ?? ?DUT电源电平? ?? ?? ?? ?VIL/VIH? ?? ?? ?? ?? ?? ?? ???输入电平? ?? ?? ?? ?VOL/VOH? ?? ?? ?? ?? ?? ?? ?输出电平? ?? ?? ?? ?IOL/IOH? ?? ?? ?? ?? ?? ?? ???输出电流负载? ?? ?? ?? ?VREF IOL/IOH? ?? ?? ?? ???切换点? ?? ?? ?? ?Test Frequency? ?? ?? ?? ?测试频率/周期? ?? ?? ?? ?Input Signal Timings? ???时钟/建立时间/保持时间/控制信号? ?? ?? ?? ?Input Signal Formats? ? 输入波形? ?? ?? ?? ?Output Timings? ?? ?? ?? ?周期内何时采样? ?? ?? ?? ?Vector Sequencing? ?? ???向量文件的起始/终止点? ?? ?? ?? ?从上表可以看出，在功能测试中需要利用测试系统的大部分资源，所有的功能测试都有两个不同的部分组成，主测试程序中的测试向量文件和指令集。测试向量文件代表需测试的DUT的输入输出逻辑状态，测试程序包括控制测试硬件产生必需的电压、波形和时序需要的信息。? ?? ?? ?? ?? ?? ?? ?? ?? ?? ?? ?? ?? ?? ???图5-1.功能测试? ?? ? 执行功能测试时，测试系统给DUT提供输入数据并逐个周期、逐个管脚监测DUT的输出，如果任何管脚输出逻辑状态、电压、时序与期望的不符，则功能测试就无法通过。 2.测试周期及输入数据 测试周期 测试周期（test cycle或test period）是基于器件测试过程中的工作频率而定义的每单元测试向量所持续的时间，其公式为：T=1/F，T为测试周期，F为工作频率。 每个周期的起始点称为time zero或T0，为功能测试建立时序的第一步总是定义测试周期的时序关系。 输入数据 输入数据由以下因素的组合构成：?????测试向量数据（给到DUT的指令或激励）? ?? ????输入信号时序（信号传输点）? ?? ????输入信号格式（信号波形）? ?? ????输入信号电平（VIH/VIL）? ?? ????时序设置选择（如果程序中有不止一套时序）? ? 最简单的输入信号是以测试向量数据形式存储的一个逻辑0或逻辑1电平，而代表逻辑0或逻辑1的电平则由测试头中的VIH/VIL参考电平产生。? ? 大部分的输入信号要求设置为包含唯一格式（波形）和时序