NAND型Flash在大容量存储回放系统中应用.doc

NAND型Flash在大容量存储回放系统中的应用 摘　要： 在某些存储回放系统中,要求在存储容量大、数据可靠性高的同时,具有较宽的数据带宽,为此，可采用NAND型Flash实现容量要求和数据的非易失性;采用FPGA进行多片存储体并行读取,从而克服了NANDFlash固有的读取速度慢的缺点,并扩展了存储深度；同时引入双主设备的设计,利用FPGA与PC104实现存储和读取的功能分离，是存储方式灵活,控制方便的解决方案。本文介绍的方案降低了此类系统的实现难度,缩短了产品研发周期,已应用于实际系统中并得到好评。　　关键词： NAND Flash FPGA PC104 　　闪存(Flash Memory)由于其具有非易失性、电可擦除性、可重复编程以及高密度、低功耗等特点，而被广泛地应用于U盘、MP3和数码相机等的数据存储设备中。NAND 和NOR Flash是目前市场上两种主要的非易失闪存芯片。与NOR型Flash相比，NAND型Flash在容量、功耗、使用寿命等方面的优势使得它成为高数据存储密度的理想解决方案。本文以Samsung公司生产的K9F1G08UOM为例，介绍NAND型Flash在板载大容量数据存储回放系统中的应用。1 器件简介1.1功能特性　　NAND型Flash芯片是Samsung 公司推出的新一代大容量数据存储器件，电源电压范围为1.7～3.6V，功耗低，TSSOP封装体积小，目前最大单片容量可达8Gb，按页读写，按块擦除。本次应用开发的是容量为1Gb的K9F1G08UOM，其功能框图[1]如图1所示。由图1可以看出，该器件按功能可以划分为如下几个部分：存储阵列、输入输出缓冲、命令寄存器、地址译码寄存器和控制逻辑产生。其中，命令寄存器用来确定外部设备对存储器进行操作的类型，地址译码寄存器保存被访问的地址并产生相应的译码选通信号。主设备通过8位的I/O端口分时复用访问器件命令、地址和数据寄存器，完成对芯片内存储体的访问。 1.2 存储体的组织结构　　K9F1G08UOM的组织结构框图[1]如图2所示。从图2可知，该K9F1G08UOM存储体由1024个块(Block)组成，每个Block含有64个页(Page)，每个Page内有2K+64个字节，其中2KB为主存储区，用来保存用户数据；剩余的64个字节为辅助存储区，用来保存一些状态信息，如：坏块标志位、ECC码等。由图2中所列的表可知，由于I/O端口的宽度为8位，访问时需要在前两个地址访问周期内给出12位列地址(没有使用到的地址管脚必须拉至低电平)，以及寻址到页内字节，然后在接下来的两个地址访问周期内给出16位的行地址以确定页号和块号；对于同等容量16位器件，由于二者的区别仅在于单页字节容量不同，所以访问时页内地址只需要给出11位，并且地址仍按8位经由I/O0~I/O7给出，其余未使用的地址管脚拉至低电平。 ? 1.3 选择器件的参考因素　　选择NAND器件时，除了根据实际应用选择合适的容量以外，还需要考虑对NAND型Flash各种操作的速度是否能满足系统需求。表1给出了1Gb容量两种位宽类型的器件在读、写、擦除三种主要操作的近似速度，具体计算方法和参数可见参考文献[2]、[3]。需要强调的是：　　(1)位宽加倍对编程速度没有太大影响，这主要是因为在将一页数据写入Flash片内的寄存器后，器件自身将该页数据写入存储单元的时间基数较大。　　(2)位宽加倍使得读取速度接近翻番。　　(3)由于器件按块擦除，所以位宽对擦除速度基本没有影响。2 应用实例　　以一板载大容量数据回放系统为例，其系统结构如图3所示，主要包括CPU模块、FPGA、NAND Flash和数模转换模块四部分。其中，CPU模块为一个与IBM-PC/AT兼容的PC/104 CPU模块，并作为整个系统的主控设备，完成数据接收、存储、回放参数设置等功能。CPU模块直接通过标准PC/104接插件固定在母板上；FPGA采用Xilinx公司Spartan3系列XC3S1000[2]，主要完成数据的回放功能；数模转换模块完成数据从数字域到模拟域的转换，转换速率为100MBps；NAND Flash采用8位位宽、单片1Gb容量的K9F1G08UOM，用来存储回放数据，考虑单片Flash的数据输出率有限，系统中采用8片并行处理，所以存储容量是8Gb。 　　FPGA模块是本系统的关键，其片内系统结构如图4所示。设计要点如下： 2.1 功能划分　　系统中允许两个主设备即FPGA和CPU模块访问Flash；在此将FPGA在逻辑上划分为Master和Slave两种模式。Master表示FPGA作为Flash的主设备，占用Flash 的总线，此时CPU模块只能访问FPGA内的控制寄存器；Slave则表示