- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
试验一nexys3试验板及设计软件a11试验简介a12试验目的a13试验
实验一 Nexys 3 实验板及设计软件
实验一 Nexys 3 实验板及设计软件
A1.1 实验简介
Nexys3 实验板专门由Xilinx 大学合作计划(XUP )为各种层次的大学工科培养计划设计,
由美国Digilent 公司( )制作。
因 ISE 软件版本不同,读者所用软件的菜单排列与名称可能与本实验介绍的略有不同,
但其功能基本相同。读者可以参考本实验提供的软件使用细节。
A1.2 实验目的
熟悉Nexys3 实验板使用和芯片设计流程,熟悉使用下列软件:
·MATLAB/Simulink (作者使用R2010b)。
·System Generator (作者使用13.2)。
·ISE(10.1 之前版本,作者使用13.2)。
·ChipScope (与ISE 相应版本,作者使用13.2)。
·Xilinx ISE Simulator 或ModelSim (Mentor Graphics 软件)。
学习从电路设计到比特流下载全过程,学习使用ChipScope 观察来自芯片的信号波形。
A1.3 实验任务
本实验由3 部分组成:第一部分学习使用Simulink,学习用Simulink 元件和Xilinx 元件
搭建电路模型,熟悉使用Simulink 软件界面;第二部分学习使用System Generator (SysGen )
和ISE 工具,学习基于Simulink 模型的综合流程,熟悉ISE 工具环境和使用SysGen 生成的设
计工程文件,学习使用布局布线工具和FPGA 编辑器,学习阅读综合报告等;第三部分学习
将物理综合结果下载到 FPGA 芯片,学习下载前VHDL 行为方针,学习用ChipScope 观察比
特流下载后来自芯片的波形。
A1.4 实验步骤
第一部分:Simulink 与 Xilinx 设计单元库的使用
1. 启动MTALAB,指定一个工作目录(如F:\ FPGA\ DSP\ LAB1)为当前目录(见图A1.1 )。
图A1.1 MATLAB Simulink 的启动按钮与当前目录窗口
2. 单击MATLAB 工具栏内的Simulink 按键(见图A1.1 ),或在MATLAB 命令行中输入simulink 。
这时弹出Simulink Library Browser (见图A1.2 )。
实验一 Nexys 3 实验板及设计软件
图A1.2 Simulink 单元库浏览器
3. 选择File→New→Model 命令,打开新建模型编辑器。
4. 在Simulink Library Browser 中浏览Xilinx Blockset (见图A1.3 ),选择Basic Elements 选项。
从右边的元件窗口将以下图标拖曳到模型编辑器中从Xilnx Blockset 目录下的Index 栏目
下找到延迟(Delay)单元放入编辑器。从Simulink 目录下的Sources 栏目找到Constant
单元,从同一目录下的Sinks 栏目找到Scope 单元,均放入电路编辑器。
图A1.3 Xilinx Blocks 菜单及当前电路
实验一 Nexys 3 实验板及设计软件
5. 连接各模块:在Constant 单元的输出端口按下鼠标左键,拉到Gateway In 单元的输入端
口。连接成功后鼠标箭头的单线十字变为双线十字,放开鼠标左键后连接线由虚线变为
实线。所有单元前后连接完成后得到如图A1.4 所示的电路。将模型保存到文件delay1.mdl 。
放入的System Generator 图标用于设置仿真参数和设计综合,不必连接到电路。
图A1.4 延迟单元与输入输出单元组成的电路(delay1.mdl )
6. 为比较输入与输出波形,可以在信号源Constant 与
您可能关注的文档
最近下载
- 中国国家标准 GB 4806.11-2023食品安全国家标准 食品接触用橡胶材料及制品.pdf
- 2025-2026学年小学信息技术清华版2012六年级上册-清华版(2012)教学设计合集.docx
- 光伏电站检测规范.docx VIP
- 监理实施细则(装饰装修工程).docx
- 《古建筑油漆彩画作》课件——绪论 古建筑彩画概论.pptx VIP
- 《古建筑油漆彩画作》课件——中国建筑彩画产生及发展简况.pptx VIP
- 心脏介入治疗流程图解.pptx VIP
- 《古建筑油漆彩画作》课件——第四章 清代建筑彩画.pptx VIP
- 《蝙蝠侠:黑暗骑士》完整中英文对照剧本.docx VIP
- 《古建筑油漆彩画作》课件——第五章 晋系地方建筑彩画.pptx VIP
文档评论(0)