试卷三答案-课程资源.doc

学生考试卷3 考试课程 EDA技术与VHDL 考试日期 年 月 日 成 绩 参考答卷 课程号 B0405010 教师号 任课教师姓名 考生姓名 学号（8位） 年级 专业 一、单项选择题：（20分） IP核在EDA技术和开发中具有十分重要的地位；提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为__________。D A .瘦IP B.固IP C.胖IP D.都不是 综合是EDA设计流程的关键步骤，在下面对综合的描述中，_________是错误的。D 综合就是把抽象设计层次中的一种表示转化成另一种表示的过程； 综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的基本结构相映射的网表文件； 为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束； 综合可理解为一种映射过程，并且这种映射关系是唯一的，即综合结果是唯一的。 大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，正确的是__C__。 FPGA全称为复杂可编程逻辑器件； FPGA是基于乘积项结构的可编程逻辑器件； 基于SRAM的FPGA器件，在每次上电后必须进行一次配置； 在Altera公司生产的器件中，MAX7000系列属FPGA结构。 进程中的信号赋值语句，其信号更新是___C____。 按顺序完成； 比变量更快完成； 在进程的最后完成； 都不对。 VHDL语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部分，结构体描述___________。B 器件外部特性； 器件的内部功能； 器件的综合约束； 器件外部特性与内部功能。 不完整的IF语句，其综合结果可实现________。A A. 时序逻辑电路 B. 组合逻辑电路 C. 双向电路 D. 三态控制电路 子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化），以及提高运行速度（即速度优化）；指出下列哪些方法是面积优化_________。B ①流水线设计 ②资源共享 ③逻辑优化 ④串行化 ⑤寄存器配平 ⑥关键路径法 A. ①③⑤ B. ②③④ C. ②⑤⑥ D. ①④⑥ 下列标识符中，__________是不合法的标识符。B A. State0 B. 9moon C. Not_Ack_0 D. signall 关于VHDL中的数字，请找出以下数字中最大的一个：__________。A 2#1111_1110# 8#276# 10#170# 16#E#E1 10．下列EDA软件中，哪一个不具有逻辑综合功能：________。B Max+Plus II ModelSim Quartus II Synplify 第1页 共5页 二、EDA名词解释，写出下列缩写的中文（或者英文）含义：（14分） LPM 参数可定制宏模块库 RTL 寄存器传输级 UART 串口（通用异步收发器） ISP 在系统编程 IEEE 电子电气工程师协会 ASIC 专用集成电路 LAB 逻辑阵列块 三、VHDL程序填空：（10分） LIBRARY IEEE; -- 8位分频器程序设计 USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY PULSE IS PORT ( CLK : IN STD_LOGIC; D : IN STD_LOGIC_VECTOR (7 DOWNTO 0); FOUT : OUT STD_LOGIC ); END; ARCHITECTURE one OF PULSE IS SIGNAL FULL : STD_LOGIC; BEGIN P_REG: PROCESS(CLK) VARIABLE CNT8 : STD_LOGIC_VECTOR(7 DOWNTO 0); BEGIN IF CLK’EVENT AND CLK = ‘1’ THEN IF CNT8 =THEN CNT8 := D; --当CNT8计数计满时，输入数据D被同步预置给计数器CNT8 FULL = 1; --同时使溢出标志信号FULL输出为高电平 ELSE CNT8 := CNT8 + 1; --否则继续作加1计数 FULL = 0; --且输出溢出标志信号FU