应用于无线通讯之低功耗基频处理器-国立交通大学机构典藏.pdfVIP

行政院國家科學委員會補助專題研究計畫成果報告 ※※※※※※※※※※※※※※※※※※※※※※※※※※ ※應用於無線通訊之低功耗基頻處理器 ※ ※※※※※※※※※※※※※※※※※※※※※※※※※※ 計畫類別：■個別型計畫 □整合型計畫 計畫編號：NSC97－2220－E－009－166 執行期間： 98 年 8 月 1 日 至 99 年 7 月 31 日 計畫主持人： 李 鎮 宜 教授 計畫參與人員： 陳志龍、林義閔、賴義澤、李欣儒、林佳龍、歐陽亦桓、 許智翔、郭明諭、朱娟瑤 執行單位：國立交通大學 電子工程學系 中 華 民 國 99 年 5月 31日 應用於無線通訊之低功耗基頻處理器 (2/3) A Low-Power Baseband Processor for Wireless Communication System (2/3) 計畫編號 : NSC97-2220-E-009-166 執行期間 : 98 年 8 月 1 日 至 99 年 7 月 31 日 主持人：李鎮宜 交通大學電子工程系教授 參與學生：陳志龍、林義閔、賴義澤、李欣儒、林佳龍、歐陽亦桓、許智翔、 郭明諭、朱娟瑤 一、 中文摘要 基頻訊號處理在無線通訊系統上扮演關鍵性的角色，不僅可有效提升傳輸的效 能，更能提供多模式和多標準的系統實現方 案。然而要達成低成本和低功率設計方法， 不僅對於個別模組的演算法需深入瞭解外，也 必須融入系統層級的行為，方能提供一 個具有技術競爭力的解決方案。因此在這一年的研究計畫，我們針對 OFDM 主流無線 通訊系統所需求的關鍵模組 LDPC decoder跟 BCH decoder 進行相關議題的研究，探討 高速、低功率 LDPC decoder 以及低複雜度的軟性 BCH decoder的設計方式，並研究在 不同設計規範下達成多模和多標準的作業模式 ，之後將會把此關鍵模組設計整合，並 配合基頻訊號的同步模組電路，完成一個符合多模、多標準的低功率基頻處理器。 關鍵字 基頻處理器；多模式；多標準；低成本；低功率；LDPC Decoder ；BCH Decoder 英文摘要 Signal processing in baseband processor designs plays a key role in wireless communication system designs—in not only improving overall system transmission performance, but also providing the capability of multi-mode and multi-standard for cost-effective system realization. To reach better performance indices in terms of low-cost and low-power, it is necessary to investigate system design methodologies, covering in-depth exploration of algorithms of key modules and exploitation of unique features/behaviors of a complete system. As a result, a more competitive solution can be delivered. In this year (2009/8~2010/7), we have concentrated on the key modules (LDPC decoder and BCH