一种用于SRAM快速仿真的模型.pdfVIP

第 26 卷 　第 6 期 半 　导 　体 　学 　报 Vol . 26 　No . 6 2005 年 6 月 C H IN ESE J OU RNAL O F SEM ICONDU C TOR S J une ,2005 一种用于 SRAM 快速仿真的模型 张 　锋 　周玉梅 　黄令仪 ( 中国科学院微电子研究所 , 北京 　100029) ( ) 摘要 : 根据静态随机存储器 SRAM 电路及版图的设计特点 ,提出了一种新的可用于 SRA M 设计的快速仿真计算 模型. 该模型仿真快速准确 ,能克服 Spice 仿真软件对大容量 SRA M 版图后仿真速度较慢的缺点 ,在很大程度上缩 短了设计周期. 同时 ,它的仿真结果同 Synop sy s 公司的Nano sim 软件仿真结果相比偏差小于 5 %. 该模型在龙芯 Ⅱ μ 号 CPU 的 SRA M 设计中得到了应用 ;芯片采用的是中芯国际 0 18 m CMO S 工艺. 流片验证了该模型对于大容量 的 SRAM 设计是准确而有效的. 关键词 : SRA M ; 网表 ; 版图后仿真 ; 寄生效应 EEACC : 2570A ; 1280 ; 1265D 中图分类号 : TN402 　　　文献标识码 : A 　　　文章编号 : 02534 177 (2005) H spice 的仿真速度快几十倍. 它们的出现在一定程 1 　引言 度上解决了对 SRA M 这种大规模电路进行快速仿 真的问题. 但是 , 目前新软件的仿真速度也并不令人 在微处理器领域 ,高速的 SRA M 作为高速缓存 满意 ,原因有二 :一方面是由于 SRA M 的容量增加 (cache) 已被广泛地使用[ 1 ] . 微处理器中 cache 的速 很快 ;另一方面工艺尺寸的不断减小使得寄生参数 度 、面积与功耗是决定微处理器性能的重要指标 ,因 增多 ,寄生参数的数量已远远超过了器件本身的数 此 , SRA M 的高速度 、低功耗设计一直都是整个微 目,很大程度上增加了后仿真网表文件的容量. 这两 处理器设计中的关键环节. 目前 ,有许多高速 、大容 方面的原因使得那些高速度的 Spice 仿真软件要想 量的 SRA M 被成功设计[2～6 ] ,其技术也很快地被应 得到精确的仿真结果就不得不进行更加繁重的公式 用于微处理器领域. 计算 ,最终导致仿真速度仍旧缓慢. 由于 SRA M 的设计基本上采用的是全定制的 本文针对 SRA M 的电路结构 ,提出了一种新的 设计流程[7 ] ,这就决定了它的整个设计实现过程离 快速仿真计算模型 ,这种模型构造简单 ,实现容易. 不开大量的晶体管级的仿真. H sp ice 作为高精度的 把该技术应用于龙芯 Ⅱ号 CPU 中 SRA M 的设计过 晶体管级的仿真软件在工业界已被长期认可并得到 程中 ,验证了该技术在很大程度上缩短了仿真周期 , 广泛应用. 但是 , H sip ce 存在着仿真速度较慢的缺 大大提高了仿真效率. 陷 ,更适用于对中小规模的电路进行仿真. 而对于一 个只有