可编程仪器放大器设计1.docVIP

模拟部分：可编程放大器 一．设计要求： （一）设计任务 采用基本的数字。模拟电路方法，设计一个可预置放大倍数的放大器，并实现简单的自动增益（AGC）控制功能。 （二）基本要求 使用双电源供电 至少具有8档数字可编程增益设置功能，放大倍数依次为： 0.1 0.5 1 2 5 10 50 100 在输入正弦波信号频率1-500kHZ；信号幅度50mv—5v 输出信号失真度小于1% 数码管显示当前增益的设置情况 （三）发挥部分 具有自动增益控制功能，即当给定某一幅度的输入信号后，可以自动选择合适的增益档位。提示：可以从最高增益开始，比较检测输出电压，调整增益至合适档位。 提高可编程放大器的增益步进精度，扩大可调范围，改善调整方式。 采用单电源供电 （四）参考元器件和芯片 通用运算放大器μA741，LM324，LM358 模拟多路开关CD4051、插接件、拨号盘 计数器芯片和逻辑门电路 LED显示组件 通用元器件 二．设计方案 （一）实验的初步设计 经过模拟电路基础上介绍的仪表类放大电路，我分析实验主要分为两大模块：数字模块和模拟模块。数字模块分为两大模块主要包括了：负载电阻转换模块和显示译码模块；模拟模块分为两大部分：清零模块和放大模块。 首先设计的是放大模块，根据模拟电路基础这本书的仪表放大电路。通过LM324设计了一个用3个运算放大器组成的防大部分。然后是用μA741做的清零部分，在放大模块的前面连接清零部分。在零输入的情况下，将示波器的表笔接到放大部分的输出端，通过调节滑动变阻器，将输出调节为零。 然后是设计负载转换模块，将CD4051的八个输入端接上负载电阻，然后将A、B、C三个接口接到161的前三个接口上，同时将输出端接到放大部分的负载上。 （二）元件清单 LM324（1） CD4051（1） μA741（1） 74LS161（1） 电阻（自选） （三）数字模块 此部分主要负责负载电阻的转换。由单脉冲信号给予高电平脉冲，然后由74LS161给CD4051脉冲，使得CD4051转换负载电阻。 模拟开关CD4051芯片 芯片管脚 CD4051芯片引脚图 芯片原理 CD4051芯片在电路中起模拟开关的作用，在电路中通过对开关A到G的控制实现对输入信号不同倍数的放大。 CD4051是单8通道数字控制模拟电子开关，有三个二进控制输入端A、B、C和INH输入，具有低导通阻抗和很低的截止漏电流。C、B、A依次为高、中、低位，控制X0到X7的输出。幅值为4.5～20V的数字信号可控制峰值至20V的模拟信号。这些开关电路在整个VDD-VSS和VDD-VEE电源范围内具有极低的静态功耗，与控制信号的逻辑状态无关。当INH输入端＝“1”时，所有的通道截止。三位二进制信号选通8通道中的一通道，可连接该输入端至输出。 管脚功能说明 引脚号 符号 功能 1 2 4 5 12 13 14 15 IN/OUT 输入/输出端 9 10 11 A B C 地址端 3 OUT/IN 公共输出/输入端 6 INH 禁止端 7 VEE 模拟信号接地端 8 Vss 数字信号接地端 16 VDD 电源+ 计数模块74LS161芯片 芯片管脚 芯片原理 161 为可预置的 4 位二进制同步计数器当清除端 CLEAR 为低电平时，不管时钟 端 CLOCK 状态如何，即可完成清除功能。 161 的预置是同步的。 当置入控制器 LOAD 为低电平时， CLOCK 在 上升沿作用下，输出端 QA－QD 与数据输入端 A－D 相一致。当 CLOCK 由低至高跳变或跳变前，如果计数控制端 ENP、 ENT 为高电平，则 LOAD 应避免由低至高电平的跳变，74LS161无此种限制。 161 的计数是同步的， CLOCK 同时加在四个触发器上而实现的。 靠 当 ENP、ENT 均为高电平时，在 CLOCK 上升沿作用下 QA－QD 同时变 化，从而消除了异步计数器中出现的计数尖峰。对于161，只 有当 CLOCk 为高电平时，ENP、ENT 才允许由高至低电平的跳变，而 的 ENP、ENT 跳变与 CLOCK 无关。 161 有超前进位功能。当计数溢出时，进位输出端（RCO）输出 一个高电平脉冲，其宽度为 QA 的高电平部分。 在不外加门电路的情况下，可级联成 N 位同步计数器。 对于，在 CLOCk 出现前，即使 ENP、ENT、CLEAR 发 生变化，电路的功能也不受影响。 LM324芯片引脚图 芯片原理 LM324是一个四运算放大器。与单电源应用场合的标准运算放大器相比，它们有一些显著优点。该四放大器可以工作在低到3.0伏或者高到32伏的电源下，静态电流为MC1741的静态电流的五分之一。共模输入范围包括负电源