Signoff-Driven之时序收敛工程变更指令ECO-Synopsys.PDF

White Paper 新思科技Galaxy平台提供簽核導向(Signoff- Driven)之時序收斂工程變更指令(ECO)技術 March 2014 作者： 摘要 James Chuang 隨著晶片設計複雜度與日俱增，應用情境越來越廣，時序收斂(timing closure)的進行也因此受到影響。先進工程 新思科技技術行銷經理 變更指令(ECO)技術的高單通(single-pass)修正率可以減少實現、寄生萃取(extraction)、和最後簽核之間的迭代 (iteration)，進而快速達成時序收斂。 這份白皮書將說明時序ECO流程如何在單通道中，提供快速、可預期的簽核導向(signoff-driven)時序收斂。其中包括 一個新的物理察覺(physically-aware)架構，它可在單一機器或跨多個運算集群(compute farm)裡實行多情境分析， 也具有可在超過一億個實體(instance)的設計上執行的高擴展性。藉此在IC設計最關鍵的階段之一，時序收斂和簽核 的過程中，將投片(tapeout)時程縮短數周。 簡介 就先進IC設計而言，對效能以及SoC功能的需求提升意味著設計複雜度的增加。先進製程技術讓晶片具備更高的裝置 密度(device density)以及更快的速度，但也因此為物理實現(physical implementation)和時序收斂帶來新的挑戰。 採用高預測性的的ECO流程能在所有簽核情境中修復違規(violation)的情況，而且也避免引起新的違規，減少最後簽 核所需的時序迭代次數。靜態時序分析工具為實現工具提供高預測性、簽核準確的導引技術，須具備以下的功能： ``能修正設計規則限制(design rule constraint，DRC)、建立時間及維持時間的違規，且能避免引發新的違規 情況(因而能避免乒乓效應的產生)。 ``在所有情境中實行降低悲觀性(pessimism reduction)的技術，諸如先進晶片內變異(advanced on-chip variation ，AOCV)、參數晶片內變異(parametric on-chip variation，POCV)、路徑分析(path-based analysis，PBA)等。 ``將物理設計資訊納入考量，以達成最佳的結果品質(QoR)，並減少對已完成佈局繞線的設計造成的擾動 (perturbation)。 現今的ECO導引解決方案必須具備高擴展性，能為大型複雜設計提供快速周轉(turnaround)速度，如此一來，設計團 隊才能快速識別和修復大量的違規。 簽核導向的時序收斂 實現工具運用時序導向的演算法進行布局、時脈樹合成(clock tree synthesis)和繞線。這些工具和時序簽核工具共用 時序引擎，以確保物理設計和簽核時序結果之間的緊密關聯。 在佈局繞線後仍有可能會發現時序違規的情形，肇因如下: ``實現工具沒有導入所有情境的限制條件(constraint) ，而這在簽核時可能導致新的違規被發現，因為簽核計 時器會從這些額外新增的情境中發現違規。 ``設計複用(design reuse)的情況持續成長。IP設計團隊有時候會過度限制特定的區塊，以確保能夠在高 於目前設計所需的頻率下運行。儘管如此能讓設計重複運用於其他晶片中，但也導致實現與簽核工具之 間出現時序限制差異。 當最後簽核過程發現違規時，設計團隊需要一個能快速且有效地解決時序違規的方法論，如圖一所示。