北邮数字电路与逻辑设计实验上-综合实验报告.docx

数字电路与逻辑设计实验综合实验报告学院：信息与通信工程学院班级：2013211124姓名：曹爽学号：2013210640班内序号：052015年6月2日实验题目和任务要求QuartusII原理图输入法设计与实现实验题目Quartus II原理图输入法设计与实现任务要求1）用逻辑门设计一个半加器，仿真验证其功能，并生成新的半加器图形模块单元。2）用生成的半加器模块和逻辑门设计与实现一个全加器，仿真验证其功能，并下载到实验板测试，要求用拨码开关设定输入信号，发光二级管显示输出信号。3）用3-8线译码器和逻辑门设计和实现函数，仿真验证其功能。用VHDL设计与实现组合逻辑电路实验题目1）数码管译码器2