论第八章 CPU的结构和功能.pptVIP

第八章 CPU结构和功能 8.1 CPU 的结构 三、 CPU 的寄存器 2. 控制和状态寄存器 二、中断请求标记和中断判优逻辑 1 中断请求标记 INTR 一个请求源 一个INTR 中断请求标记触发器 多个INTR 组成 中断请求标记寄存器 1 2 3 4 5 n 过热 错 内 存 读 写 校 验 掉电 阶上溢 非法除法 键盘 打印机 INTR 分散 在各个中断源的 接口电路中 INTR 集中 在 CPU 的中断系统 内 2 中断判优逻辑 （1）硬件实现（排队器） ② 集中 在 CPU 内 ① 分散 在各个中断源的 接口电路中 链式排队器 参见第五章 INTP1 INTP2 INTP3 INTP4 1 1 1 1 1 INTR1 INTR2 INTR3 INTR4 INTR1、INTR2、INTR3、INTR4 优先级 按 降序 排列 * * 8.1 CPU 的结构 8.3 指令流水 8.2 指令周期 8.4 中断系统 一、 CPU的功能 取指令 分析指令 执行指令，发出各种操作命令 控制程序输入及结果的输出 总线管理 处理异常情况和特殊请求 1. 控制器的功能 2. 运算器的功能 实现算术运算和逻辑运算 指令控制 操作控制 时间控制 数据加工 处理中断 PC IR 指令控制 操作控制 时间控制 数据加工 处理中断 ALU 寄存器 中断系统 1.使用系统总线的CPU CU 时序电路 寄存器 ALU 中断 系统 CU CPU 控制总线 数据总线 地址总线 二、CPU结构框图 算术和 布尔逻辑 取反 移位 状态标志 内部 数据总线 C P U 寄存器 CU 中断 系统 ALU 控制信号 … 2. CPU 的内部结构 1. 用户可见寄存器 (1) 通用寄存器 存放操作数 可作 某种寻址方式所需的 专用寄存器 (2) 数据寄存器 存放操作数（满足各种数据类型） 两个寄存器拼接存放双倍字长数据 (3) 地址寄存器 存放地址，其位数应满足最大的地址范围 用于特殊的寻址方式 段基值 栈指针 (4) 条件码寄存器 存放条件码，可作程序分支的依据 如 正、负、零、溢出、进位等 (1) 控制寄存器 PC 控制 CPU 操作 (2) 状态寄存器 状态寄存器 其中 MAR MDR IR 用户不可见 存放条件码 PSW 寄存器 存放程序状态字 PC 用户可见 3. 举例 Z8000 8086 MC 68000 MAR M MDR IR 1. CU 产生全部指令的微操作命令序列 组合逻辑设计 微程序设计 硬连线逻辑 存储逻辑 2. 中断系统 参见 第四篇 五、ALU 参见 8.4 参见 第六章 四、 控制单元 CU 和中断系统 8.2 指令周期 一、指令周期的基本概念 1 指令周期 取出并执行一条指令所需的全部时间 完成一条指令 取指、分析 取指周期 执行周期 执行 取指阶段 执行阶段 取指周期 执行周期 （取指、分析） （执行指令） 指令周期 2 每条指令的指令周期不同 取指周期 指令周期 NOP 取指周期 执行阶段 指令周期 ADD mem 取指周期 执行周期 指令周期 MUL mem 3 具有间接寻址的指令周期 取指周期 间址周期 指令周期 执行周期 4 带有中断周期的指令周期 取指周期 间址周期 指令周期 执行周期 中断周期 5 指令周期流程 取指周期 有间址吗？ 执行周期 有中断吗？ 间址周期 中断周期 是 是 否 否 6 CPU工作周期的标志 CPU访存有四种性质 取 指令 取 地址 取 操作数 存 程序断点 取址周期 间址周期 执行周期 中断周期 CPU的四个工作周期 D FE D IND D EX D INT CLK 1 FE 1 IND 1 EX 1 INT IR 二、指令周期的数据流 1 取指周期数据流 PC MAR CU MDR IR 地址总线 数据总线 控制总线 存储器 CPU +1 2 间址周期数据流 MAR CU 地址总线 数据总线 控制总线 存储器 CPU MDR MDR 3 执行周期数据流 不同指令的执行周期数据流不同 4 中断周期数据流 PC MAR CU MDR 地址总线 数据总线 控制总线 存储器 CPU 8.3 指令流水 一、如何提高机器速度 1 提高访存速度 高速芯片 Cache 多体并行 2 提高I/O和主机之间的传送速度 中断 DMA 通道 多总线 I/O处理机 3 提高运算器速度 高速芯片 改进算法 快速进位链 提高整机处理能力 高速器