《dsp器件及应用》2-1-c2000dsp的总线和cpu结构.pptVIP

数字信号处理器DSP器件及应用 TMS320C2000结构特点 先进的增强型哈佛总线结构，为处理器内部的并行操作提供3对/6条总线 32位中央算术逻辑单元CALU配以输入/输出通道上的移位定标器，在装载操作数的同时完成输入数据的移位定标，存储运算结果的过程中也将自动完成移位定标 16X16位硬件乘法器MUL和乘积比例移位器，配合CALU能够完成单周期的乘加操作 辅助寄存器算术单元ARAU，在CALU运算的同时提供对操作数地址的运算 合理的片内存储器配置和片内外设资源配置 2.1 TMS320C2000总线结构 程序地址总线PAB： 提供读/写程序存储器单元的地址 程序读总线PRDB： 实现从程序存储器单元到CPU的传输（程序指令代码、立即操作数及表信息） 数据读地址总线DRAB： 提供读数据存储器单元的地址 数据读总线DRDB： 提供数据传送通道，把源操作数从数据存储器或程序存储器传送到（读入）CPU（如中央算逻单元CALU、硬件乘法器和辅助寄存器算术单元ARAU等） 数据写地址总线DWAB ： 提供写数据存储器单元的地址 数据写总线DWEB： 提供数据传送通道，把目标操作数（或运算结果）从CPU（如中央算逻单元CALU、硬件乘法器和辅助寄存器算术单元ARAU等）传送到（写出）数据存储器或程序存储器单元 C2000总线结构框图 C2000总线结构的特点 注意 在这里要指出的是，片内双存取存储器B0、B1、B2在一个周期内可执行两次操作，这意味着合理安排读写操作数的位置和程序代码的位置将得到最高的性能 注意 推荐 2.2 TMS320C2000 CPU结构 所有的TMS320C2xx系列DSP都具有同样的CPU结构，这典型的 CPU包含如下部件： 32位中央算术逻辑单元CALU 32位累加器ACC 用于CALU的输入/输出定标移位器 16 X 16位硬件乘法器(32位结果) 乘积比例移位器 数据地址产生逻辑，含8个辅助寄存器和辅助寄存器算术单元ARAU 程序地址产生逻辑 ‘C2000 CPU运算部件结构示意图 思考1 CALU运算宽度是32bit，数据总线宽度是16bit，下述运算如何实现？ 2.2.1 输入定标部分 对于输入移位定标，应该清楚的问题 输入移位器的输入 输入移位器的输出 SXM=0输入移位器移位实例 SXM=1输入移位器移位实例 2.2.2 乘法部分 C2000的乘法部件 乘法器 P寄存器 2.2.3 中央算术逻辑部件 中央算术逻辑部件示意图 中央算术逻辑单元（CALU） 完成各种算术运算和逻辑操作，大多数指令可在单周期内完成。分4种操作： 16位加法运算 16位减法运算 布尔代数逻辑操作 位操作（位测试、移位和循环移位，其中移位和循环移位由ACC完成） CALU的输入为ACC和一个操作数，该数可来自输入移位器（Input shifter）或乘积移位器（Product shifter），由不同指令选取 CALU的输出直送ACC，再通过输出移位器送数据存储器保存 CALU中的大多运算受符号扩展模式位SXM的影响，当SMX=0，进行无符号数运算操作；当SMX=1，进行有符号数运算操作，要作符号扩展 累加器ACC 存储CALU结果，可分为： 高16位部分（ACCH） 低16位部分（ACCL） 在ACC中可完成移位和循环移位（包含进位位）的位操作，以实现数据的定标或逻辑位的测试控制 与ACC关联的状态位 （1）进位位（C）：当CALU进行加法或减法时，若相加不产生进位（例外：高16位加指令若相加不产生进位则不影响C）或相减产生借位，则C被复位（C=0）；若相加产生进位或相减不产生借位（例外：高16位减指令若相减不产生借位则不影响C），则C被置位（C=1） 另外，ACC作位操作时，左移或循环左移，ACC的最高位进入C，且循环左移时C进入ACC的最低位；右移或循环右移，ACC的最低位进入C，且循环右移时C进入ACC的最高位 与ACC关联的状态位（续） 输出移位器 Output Shifter Output Shifter 单周期乘加的实现 2.2.4 ‘C2000 ARAU结构 CPU还有一个与中央算术逻辑单元（CALU）无关的算术单元，这就是辅助寄存器算术单元（ARAU）。 ARAU的主要功能是与CALU中进行的操作并行地实现对8个辅助寄存器（AR7-AR0）的算术运算。 8个辅助寄存器（AR7-AR0）提供了灵活而有效的间接寻址，指令通过当前辅助寄存器中的16位地址可以访问64KB数据存储器空间的任意单元。 辅助寄存器指针ARP 状态寄存器中有两个专用的3位分别用作辅助寄存器指针ARP和辅助寄存器指针缓冲器ARB。 ARP用于选择8个辅助寄存器之一，ARP=0选择AR0，ARP=1选择AR1，...，ARP=7