数字电子技术 何建新 第12章.pptVIP

关于全程编译 启动全程编译： 选择Processing/Start Compilation,自动完成分析、排错、综合、适配、汇编及时序分析的全过程。 编译过程中，错误信息通过下方的信息栏指示（红色字体）。 双击错误信息，可以定位到错误所在处，改正后再次进行编译直至排除所有错误； 编译成功后，会弹出编译报告，显示相关编译信息。 工程编译完成后，设计结果是否满足设计要求，可以通过时序仿真来分析； 时序仿真主要包含如下的设置步骤： 打开波形编辑器； 设置仿真时间区域； 波形文件存盘； 将端口节点信号选入波形编辑器中； 编辑输入波形（输入激励信号）； 总线数据格式设置 启动仿真器 观察仿真结果（波形编辑文件及产生的波形报告文件分开显示） 若无法观察完整波形，可以使用热键Ctrl+W,即可看到完整的仿真波形。也可使用鼠标左右键，方法如下： 选中后，右键放大，左键缩小 顺序并不是唯一的 时序仿真 1、建立波形矢量文件（左图）； 2、添加引脚节点 添加引脚节点（续） 在Filter下选择“Pins：unassigned”，再单击“List”，列出引脚端口 ” 在Nodes Found下方的列表下选择所列出的端口，将其拖放到波形文件的引脚编辑区 3、设置仿真时间长度 默认为1us，这里将其设置为100us 4、设置仿真时间周期 默认为10ns，由于竞争冒险的存在，在仿真时信号波形和大量毛刺混叠在一起，影响仿真结果 因此，这里设置为500ns 5、编辑输入端口信号 窗口缩放（左键放大，右键缩小） 已编辑好的时钟波形 选中CP后，点击此符号，直接编辑周期脉冲信号 6、启动时序仿真 分析波形可见，与74LS138功能真值表一致，结果正确 低电平看做灯灭，高电平看做灯亮。 窄尖峰为冒险引起，不影响逻辑功能。 引脚锁定以实际的实验系统选用的芯片为准 引脚锁定方法： 在菜单下依次选择Assignments/Pin 双击编辑窗口对应引脚的Location，根据端口名选择引脚号 引脚锁定 Led（左起） 1 2 3 4 5 6 7 8 PLD 引脚 Pin_U10 Pin_U9 Pin9_U8 Pin _R16 Pin_R15 Pin _R14 Pin _J6 Pin _R4 现在将流水灯的8个译码输出端所需引脚锁定到实验板对应的LED端口上。 1、 8个LED发光二极管与FPGA器件引脚的连接如下 2、流水灯的脉冲CP通过核心板板上的50MHz连续脉冲分频得到，锁定到Pin_L1。 双击“Location”下方的表格框，弹出指定器件的引脚列表，选择用户自定义的引脚。 这么多， 选哪个呢？ 再次执行全程编译（必要步骤） 下载器第一次连接到PC机，会弹出硬件安装向导，按下述操作完成下载器安装 启动下载：单击Tools\Programmer,即启动下载界面 在下载界面选择单击Hardware Setup按钮选择下载器，在弹出菜单中双击选择USB-Blaster ，再单击close。 下载 编程下载：在配置文件（*.sof或*.pof）信息窗口处（屏幕右下大半区域），勾选program/configure, 然后单击start按钮，即开始配置/编程； * 正在下载程序…… 当下载窗口右上角progress显示出100%，表示下载成功； 观察LED的显示效果是否达到设计要求。 若编程器自身有故障或者未正确连接，则不能编程/配置，底部的信息栏会有红色字体的信息提示，这时需要检查编程器的连接。 解决方法：将下载线与PC机USB连接线断开，插入，重试下载。 故障处理 实践训练 用SPWM调制的原理，设计实现正弦波发生器； 在QuartusII环境下，完成虚框内逻辑结构设计； 数值比较器的输出经合适的RC/LC低通滤波即可输出正弦波 附1：FPGA配置电路接口 USB-Blaster下载电缆电路（USB接口部分） 附2：USB-Blaster下载电缆电路 USB-Blaster下载电缆电路（接口时序转换部分） 强调：若自制，该电路的两个芯片需要加载特定代码 Lattice是最早推出PLD的公司，是GAL器件的发明者。20世纪90年代，Lattice首创了ISP技术（In-System Programmability，在系统可编程），使CPLD的应用领域有了巨大的扩展，也为设计人员调试程序提供了极大的方便。Lattice公司的CPLD产品主要有GAL、ispLSI、ispMACH、LatticeEC、LatticeECP系列等。 Lattice公司及其CPLD/FPGA器件 1 Xilinx公司及其CPLD/FPGA器件 2 Xilinx在1985年推出了业界首款FPGA，随后不断推出新的集成度更高、速度更快、价格更低、功耗更小FPGA器件系列，目前已成为世界领先