处理器总线IA微处理器的工作状态处理器时序.ppt

第5章 处理器总线时序和系统总线 5.1 处理器总线 5.2 IA-32微处理器的工作状态 5.3 处理器时序 5.4 系统总线 5.1 处理器总线 当把8086 CPU与存储器和外设构成一个计算机的硬件系统时，根据所连的存储器和外设的规模，8086可以有两种不同的组态。 5.2 IA-32微处理器的工作状态 根据不同的时钟控制，微处理器具有下列几种时钟控制工作状态： ? 常规状态（Normal State）：这种工作状态是指处理器运行在实模式、虚拟8086模式、保护模式或系统管理模式SMM下的总称。在此状态下，系统各部件正常运转，包括外部总线时钟和处理器内部时钟，处理器的所有特性与功能都是有效的。 ? 暂停状态（Halt State）：指处理器自身成功地执行一条HLT指令后所进入的一种低功耗状态，在此状态期间，处理器内部时钟停止。 ? 停止允许状态（Stop Grant State）：当处理器识别到来自外部逻辑的一次有效的STPCLK信号后进入的一种低功耗状态，在此状态期间，处理器内部时钟停止。 ? 停止允许窥探状态（Stop Grant Snoop State）：当处理器处在暂停状态或停止允许状态时，若系统逻辑启动一次针对Cache的查询周期，导致处理器进入的另一种低功耗工作状态。 ? 睡眠状态（S1eep State）：该状态仅适应第六代处理器，当处理器处于停止允许状态时，如果引脚有效，则处理器进入另一种低功耗状态。 ? 停止时钟状态（Stop Clock State）或称为深度睡眠状态（Deep Sleep State）：当第五代以前的处理器处于停止允许状态或第六代处理器处于睡眠状态时，若使系统总线时钟BCLK停止，则导致处理器进入的一种系统最低功耗状态。 5.3 处理器时序 5.3.1 8086的时序 计算机的工作是在时钟脉冲CLK的统一控制下，一个节拍一个节拍地实现的。对于8086微处理器来说，每条指令的执行有取指、译码、执行这样的阶段，但由于微处理器内有总线接口单元BIU和执行单元EU，所以在执行一条指令的同时（这在EU中操作），BIU就可以取下一条指令，它们在时钟上是重叠的。所以，从总体上来说，似乎不存在取指阶段。 执行一条指令所需要的时间称为指令周期（Instruction Cycle）。 指令周期又分为一个个总线周期。每当CPU要从存储器或I／O端口，读写一个字节（或字）就是一个总线周期（Bus Cycle）。 每个总线周期通常包含4个T状态（Tstate），即图5-6中的T1、T2、T3、T4，每个T状态是8086中处理动作的最小单位，它就是时钟周期（Clock Cycle）。 5.3.2 Pentium处理器时序 从80386开始，这些时钟状态有Ti、T1、T2、T12、T2P和TD。 5.4 系统总线 微型计算机系统大都采用总线结构。这种结构的特点是采用一组公共的信号线作为微型计算机各部件之间的通信线。这种公共信号线就称为总线。 1．总线的分类 根据总线所处的位置不同，总线可分为： （1）片内总线 它位于微处理器芯片的内部，用于算术逻辑单元ALU与各种寄存器或其它功能单元之间的相互连接。 （2）片总线（又称元件级总线或局部总线） 它是一台单板计算机或一个插件板的板内总线，用于各芯片之间的连接。 （3）内总线（又称为微型计算机总线或板级总线，一般称为系统总线） 它用于微型计算机系统各插件板之间的连接，是微型机系统的最重要的一种总线。一般谈到微型机总线，指的就是这种总线。 （4）外总线（又称通信总线） 它用于系统之间的连接，如微机系统之间，微机系统与仪器、仪表或其它设备之间的连接。 总线大体可以分成以下几种主要类型： （1）地址总线 它们是微型计算机用来传送地址的信号线。地址线的数目决定了直接寻址的范围。 （2）数据总线 它们是传送数据和代码的总线，一般为双向信号线，即既可输入也可输出。数据总线也采用三态逻辑。 （3）控制总线 传送控制信号的总线，用来实现命令、状态传送、中断、直接存储器传送的请求与控制信号传送，以及提供系统使用的时钟和复位信号等。 根据不同的使用条件，控制总线有的为单向、有的为双向，有的为三态，有的为非三态。 （4）电源和地线 它们决定了总线使用的电源种类及地线分布和用法。 （5）备用线 留作功能扩充和用户的特殊要求使用。 2．总线的操作过程 系统总线上的数据传输是在主控模块的控制下进行的，主控模块是有控制总线能力的模块，例如CPU、DMA控制器。总线从属模块则没有控制总线的能力，它可以对总线上传来的信号