51单片机大容量数据存储器的扩展.doc

　　 郑州航空工业管理学院 《单片机原理与应用》 课程设计说明书 10 级 自动化 专业 1006112 班级 题 目 51单片机大容量数据存储器的系统扩展 姓 名 杨向龙 学号 100611234 指导教师 王义琴 职称 讲师 二О 一三 年 六 月 十 日  目 录 一、51单片机大容量数据存储器的系统扩展的基本原理 4 二、设计方案 4 三、硬件的设计5 3.1 系统的硬件构成及功能 5 3.2硬件的系统组成 5 3.2.1、W241024A 5 3.2.2、CPLD的功能实现 5 3.2.3、AT89C52简介 6 3.2.4、SRAM的功能及其实现 9 3.3、基本单片机系统大容量数据存储器系统扩展 9 五、结论 13 六、参考资料 13  51单片机大容量数据存储器的系统扩展 摘要： 在单片机构成的实际测控系统中，仅靠单片机内部资源是不行的，单片机的最小系统也常常不能满足要求，因此，在单片机应用系统硬件设计中首先要解决系统扩展问题。51单片机有很强的外部扩功能, 传统的用IO口线直接控制大容量数据存储器的片选信号的扩展系统存在运行C51编译的程序时容易死机的缺点。文中介绍了一种改进的基于CPLD的51系列单片机大容量数据存储器的扩展方法，包括硬件组成和软件处理方法。 关键字：W241024A、CPLD、AT89C52、SRAM 一、51单片机大容量数据存储器的系统扩展的基本原理 　　MCS-51 单片机系统扩展时，一般使用P0 口作为地址低8位（与数据口分时复用），而P2口作为地址高8位，它共有16根地址总线，最大寻址空间为64KB。但在实际应用中，有一些特殊场合，例如，基于单片机的图像采集传输系统，程控交换机话单的存储等，需要有大于64KB 的数据存储器。 二、设计方案 　　在以往的扩展大容量数据存储器的设计中，一般是用单片机的IO口直接控制大容量数据存储器的片选信号来实现，但是这种设计在运行以C51编写的程序（以LARGE 方式编译）时往往会出现系统程序跑飞的问题，尤其是在程序访问大容量数据存储器（如FLASH）的同时系统产生异常（如中断），由于此时由IO 口控制的片选使FLASH 被选中而SRAM 无法被选中，堆栈处理和函数参数的传递无法实现从而导致程序跑飞的现象。文章介绍一种基于CPLD 的大容量数据存储器的扩展系统，避免了上述问题的产生，提高了扩展大容量数据存储器系统的可靠性。该系统MCU 采用89C52，译码逻辑的实现使用了一片EPM7128 CPLD 芯片，系统扩展了一片128K 的SRAM，一片4M 字节的NOR FLASH，以上芯片均为5V 供电。 第三节 硬件设计 3.1 系统的硬件构成及功能 　　W241024A 是128K × 8 位的静态RAM，共需17 根地址线，其A0~A7 接经CPLD 锁存输出的A0~A7,A8~A14 接89C52 的A 8 ~ A 1 4 ，A 1 5 、A 1 6 分别接C P L D 输出的S R A M _ A 1 5 、SRAM_A16；M29F032D 是4M × 8 位的NOR 型FLASH，共需22 根地址线。A0~A14 的接法与W241024A 的相同，A15~A21接经CPLD 锁存输出AL15~AL21；所有数据存储器的读写控制线与M C U 相应的读写控制线相连。S R A M 和F L A S H 的片选信号由C P L D 内部译码产生：/ C S _ S R A M 接S R A M 的片选，/ C S _ F L A S H 接F L A S H 的片选。 　　 3.2硬件的系统组成 3.2.1、W241024A W 2 4 1 0 2 4 A 是 1 2 8 K x 8 位的 静态R A M， 共 需 1 7 根地 址线， 其 A O - A 7 接经 C P L D 锁存 输出 的 A O - A 7 , A 8 - A 1 4 接 8 9 C 5 2 的A 8 - A 1 4 , A 1 5 , A 1 6 分别 接 C P L D输出的 S R A M- A 1 5 , SRAM-A16; M 2 9 F O 3 2 D 是 4 M x 8 位的 N O R型 F L A S H ， 共 需 2 2 根 地 址线。A O - A