倒计时计数器课程设计.doc

摘 要 　　本电路主要有个模块构成：秒脉冲发生器、计数器、译码显示电路555 作为振荡电路, 由74LS192、74LS48 和七段共阴LED 数码管构成计时电路, 具有计时器制启动计数、、译码显示电路的显示等功能。当电路的开关闭合时，在数码管上显示数字当一个秒脉信号输入到计数器时，数码管上的数字就会自动减1，当计时器递减到零时，秒脉冲发生器计数器秒倒计 译码显示电路74LS48BCD七段译码驱动器真值表十进数或功能 输入 BI/RBO 输出 LT RBI D C B A a b c d e f g 0 H H 0 0 0 0 H 1 1 1 1 1 1 0 1 H x 0 0 0 1 H 0 1 1 0 0 0 0 2 H x 0 0 1 0 H 1 1 0 1 1 0 1 3 H x 0 0 1 1 H 1 1 1 1 0 0 1 4 H x 0 1 0 0 H 0 1 1 0 0 1 1 5 H x 0 1 0 1 H 1 0 1 1 0 1 1 6 H x 0 1 1 0 H 0 0 1 1 1 1 1 7 H x 0 1 1 1 H 1 1 1 0 0 0 0 8 H x 1 0 0 0 H 1 1 1 1 1 1 1 9 H x 1 0 0 1 H 1 1 1 0 0 1 1 10 H x 1 0 1 0 H 0 0 0 1 1 0 1 11 H x 1 0 1 1 H 0 0 1 1 0 0 1 12 H x 1 1 0 0 H 0 1 0 0 0 1 1 13 H x 1 1 0 1 H 1 0 0 1 0 1 1 14 H x 1 1 1 0 H 0 0 0 1 1 1 1 15 H x 1 1 1 1 H 0 0 0 0 0 0 0 BI x x x x x x L 0 0 0 0 0 0 0 RBI H L 0 0 0 0 L 0 0 0 0 0 0 0 LT L x x x x x H 1 1 1 1 1 1 1 图二 ２.２.２　７４LS１９２芯片 74LS192是十进制同步加减法计数器，具有双时钟输入，并具有清除和置数等功能，其中的14端口MR是清零端，高电平有效，在MR=0时，立即清零。在MR=1时，若11端口（置数端）为低电平，即进入置数状态。只有在置数、清零端都无效时才可能进行计数。当4号端口为高电平，而5号端口输入脉冲时，进行加计数。反之，则进行减计数。该芯片的引脚图如图三所示：功能真值表如图四所示。 图三　74LS192管脚图 输入 输出 CR LD CPU CPD D3 D2 D1 DO Q3 Q2 Q1 Q0 1 X X X X X X X 0 0 X X d c b a 0 1 ↑ ↑ X X X X 0 1 1 ↑ X X X X 0 1 1 1 X X X X 0 0 0 0 d c b a 加计数 减计数 保持 图四　７４LS１９２真值功能表　 当清除端CR为高电平“1”时，计数器直接清零；CR置低电平则执行其它功能。 当CR为低电平，置数端LD也为低电平时，数据直接从置数端D0、D1、D2、D3 置入计数器。 当CR为低电平，LD为高电平时，执行计数功能。执行加计数时，减计数端CPD 接高电平，计数脉冲由CPU 输入；在计数脉冲上升沿进行 8421 码十进制加法计数。执行减计数时，加计数端CPU接高电平，计数脉冲由减计数端CPD 输入. 此实验我们用到计数器由两片74LS192 同步十进制可逆计数器构成。 利用减计数RD= 0, LD= 0, CPD=1, 实现计数器按8421 码递减进行减计数。 利用借位输出端BO 与下一级的CPD 连接, 实现计数器之间的级联。 利用预置数LD 端实现异步置数。当RD= 0, 且LD= 0 时, 不管CPU 和CPD 时钟输入端的状态如何, 将使计数器的输出等于并行输入数据, 即Q3Q2Q1Q0= D3D2D1D0。 ２.２.３　555振荡电路 　集成时基电路又称为集成定时器或555电路，是一种数字、模拟混合型的中规模集成电路，应用十分