反应性射频磁控溅镀法成长铪钛氧氮薄膜之研究.pdfVIP

反應性射頻磁控濺鍍法成長鉿鈦氧氮薄膜之研究 陳世志1* 蕭如宏2* 張志有3* 1* 2*3*64002 雲林縣斗六市大學路三段123 號. 電話：(05) 537-2637. 傳真：, (05) 537-2638 國立雲林科技大學電子與光電工程研究所 e-mail:g9918710@yuntech.edu.tw 摘要 本研究是以反應性射頻磁控濺鍍法，常溫下成長厚度為85Å的HfTiON高介電薄膜於Si 基板上，Al做為上電 極金屬，整體結構為Al/ HfTiON/p-Si之MIS結構。在成長薄膜之前，我們會先以N2 plasma濺擊Si基板成長超薄的 SiNx 阻擋層來防止HfTiON高介電薄膜中的氧原子與Si基板間的相互擴散，以提高整體的介電特性。接下來以不 同型式成長介電薄膜，並探討不同鈦含量對薄膜的影響，最後將成長HfTiON高介電薄膜完經由事後O2 plasma處 理與熱氧退火 ，以填補在成長高介電薄膜過程中所產生的氧空缺，藉由填補的處理方式來降低薄膜的缺陷以得 到高介電薄膜的最佳成長條件。而HfTiON薄膜則是以NON結構鈦含量為0.5 時有最佳之電特性。 關鍵字 ：矽氧化鉿 、氮氧矽化鉿 、事後氮電漿 、事後氧電漿 1 、前言 隨著CMOS元件微縮(Scaling) ，傳統以二氧化矽作為閘極介電層，由於穿隧電流的問題已不符使用，因此尋 找各種能夠替代氧化矽(SiO2 )的新型材料已成為一重要的課題。而為了因應低消耗功率及高性能的應用，一些高 介電材料如HfO2 和ZrO2 已經被廣泛的研究來替代傳統的SiO2 [1][2] 。對DRAM而言，記憶晶胞(Memory Cell)中的電 容在元件尺寸縮小之後，所能儲存的電容量(Capacitance)便相對的減少許多，再加上電容本身的漏電流，造成判 讀0 與1 的準位時發生錯誤 [3][4]。因此，如何有效的增加電容的電容量以及減少其漏電流，以確保儲存在Memory Cell 中的資料能被正確地讀出，便是DRAM的重要關鍵課題之一。而選擇高介電材料便是增加電容量最直接的方 法[5] 。相關研究指出HfTiO(N)有較佳的介電常數、與矽基板的熱穩定性佳與相容性佳[6]等優點 。綜合以上的因 素，本研究使用HfTiON高介電材料來取代SiO2 薄膜來當作閘極氧化層 ，並進行氧電漿處理及熱氧退火以改善薄 膜與上電極之間的界面特性 。 2 、實驗方法 本研究之HfTiON高介電薄膜是以反應性射頻磁控濺鍍系統(Reactive Radio-Frequency Magnetron Sputtering)來 成長。實驗主要探討增長不同型式的MIS結構，分別為OOO 、OON 、NON 、HfO2 等四種，如圖所示，目的是為 了比較薄膜之特性。之後再利用不同鈦沉積時間的方式，比較鈦含量多寡對介面薄膜之影響程度，最後再經15 瓦電漿處理60 秒及700 度熱氧退火3 分鐘，並完成介電薄膜成長，詳細的薄膜成長條件列於表 1 中。 本研究中，成長上電極鋁(Aluminum)的方式是使用熱蒸鍍法(Thermal Evaporation) ，而上電極圖案(Pattern)形成 方式為使用蒸鍍罩(Shadow Metal Mask)完成。最後在Si 基板的背面鍍上一層鋁(Aluminum)電極 ，並經過事後熱氮 爐管退火處理形成歐姆接觸。I-V 與C-V 的電性量測分別使用Agilent B1500A 及Keithley 4200 + Agilent 4284A 。 表 1 HfTiON 之成長條件 Substrate p-type (100) silicon Substrate Temperature Room Temperature RF Power