算例30：芯片封装高速差分对信号完整性(SI)和辐射(EMI)分析 - 缩减版.pdf

算例30 ：芯片封装高速差分对 信号完整性（SI ）和辐射（EMI ）分析 本算例中介绍一款完整芯片模型在 CST 微波工作室® 中分析高速差分对的信号完整性（SI ）、眼图和辐射（EMI ）的 方法。分为两个部分： 第一部分，将Cadence 中的APD 文件直接通过微波工作室® 中的EDA 模板导入芯片模型。在CST EDA Import 中完成 差分对的选取、快速设置差分端口以及自动生成网格划分等操作。然后将芯片模型中的差分线对附近裁剪一块区域单独仿 真。在本节中，展示了CST 在 EDA 接口导入的便捷操作，便捷的裁剪部分区域仿真能减少大量仿真时间、降低对硬件资 源的需求。 第二部分，将介绍如何对完整的芯片模型用 CST 进行全波仿真，本算例的完整芯片包含 43 层立体结构，各种走线、 垂直过孔等上万个结构元素。充分展示了CST 时域仿真在芯片封装等高速互连信号完整性分析等应用中的强大实力。 仿真统计信息如下表： 时域求解器 （封装局部模型） 时域求解器 （完整封装模型） 网格数 37,517,480 246,929,800 仿真时间 1h,34m,38s 37h,37m,13s 使用内存 20.8GB 34.9GB 几何建模及求解器设置 2 介绍及模型尺寸 2 模型导入步骤 2 芯片封装局部模型仿真 3 时域求解器设置 3 芯片封装完整模型仿真 5 总结 7 ® 2 CST 工作室套装 –丛书 18 几何建模及求解器设置 介绍及模型尺寸 本算例完整的芯片模型尺寸如下图所示：单位mm 模型导入步骤  选择模板 TM 启动CST 设计环境 后，请选择创建一个新的CST 微波工作室®项目，按下定义一个适合的仿真模板： 算例30 | 芯片封装高速差分对信号完整性（SI ）和辐射（EMI ）分析 3  导入EDA 模型 芯片封装局部模型仿真 下面我们裁剪差分对周围2mm 的区域仿真信号完整性。导入界面见左下图，导入CST 后见右下图。 至此，已经完成了芯片封装差分线对局部模型的EDA 导入操作，下面开始仿真设置。 时域求解器设置  定义端口：设置差分线输入输出两端的端口 ® 4 CST 工作室套装 –丛书 18  定义仿真频段和边界条件 频段为0-20GHz ，边界条件全部open 。  时域求解器 点击Home 选项卡中Start Simulation 按钮下方的下拉菜单，选择Time Domain Solver 选项：  仿真结果 S 参数见左下图、眼图见右下图 眼图设置和眼图统计结果见下图 算例30 | 芯片封装高速差分对信号完整性（SI ）和辐射（EMI ）分析 5 给出眼高眼宽（左下图）和Mask （右下图）  仿真时间内存统计 时域求解器(手动网格) 网格数 37,517,480