基于DDS数字相移信号发生器.doc

EDA课 程 设 计 说 明 书 课程名称＿＿现代电子系统课程设计＿＿ 题目＿DDS数字移相信号发生器设计＿＿ 课程设计目的 掌握数字移相信号发生器的工作原理和设计方法； 掌握DDS技术的工作原理； 掌握GW48_SOPC实验箱的使用方法； 了解基于FPGA的电子系统的设计方法。 课程设计内容 完成10位输出数据宽度的移相信号发生器的设计，要求使用锁相环，设计正弦波形数据MIF文件，给出仿真波形，增加幅度控制电路，最后进行硬件测试。 程序结构剖析 利用FPGA芯片及D/A转换器，采用直接数字频率合成技术，设计实现了一个频率、相位可控的正弦信号发生器，同时阐述了直接数字频率合成（DDS）技术的工作原理、电路结构，及设计的思想和实现方法。经过设计和电路测试，输出波形达到了技术要求，控制灵活、性能较好，也证明了基于FPGA的DDS设计的可靠性和可行性。 直接数字频率合成（DDS）技术采用数字合成的方法，所产生的信号具有频率分辨率高、频率切换速度快、频率切换时相位连续、输出相位噪声低和可以产生任意波形等诸多优点。 在理论上对DDS的原理及其输出信号的性能进行了分析，完成了基于DDS的数字移相信号发生器的设计，采用VHDL语言，成功地编写出了设计程序，并且在Quartus 2软件环境中，对编写的VHDL程序进行了仿真，得到了很好的效果。 在本文中，我们设计了一个频率相移测量仪。主要分为如下几个部分： 波形数据ROM模块 32位加法器模块 10位加法器模块 32位锁存器模块 10位锁存器模块 系统原理及结构 超高速A/D、D/A板GW_ADDA说明 GW_ADDA板含两片10位超高速DAC（转换速率最高150MHz）和一片8位ADC（转换速率最高50MHz），另2片3dB带宽大于260MHz的高速运放组成变换电路。 GW_ADDA板上所有的A/D和D/A全部处于使能状态，除了数据线外，任一器件的控制信号线只有时钟线，这有利于高速控制和直接利用MATLAB/DSP Builder工具的设计。GW_ADDA板上工作时钟必须由FPGA的I/O口提供，且DAC和ADC的工作时钟是分开的。无法直接利用MATLAB和DSP Builder进行自动流程的设计，优点是时钟频率容易变化，且可通过Cyclone中的PLL的到几乎任何时钟频率。由此即可测试ADC和DAC的最高转换频率。 两个电位器可分别调协两个D/A输出的幅度（输出幅度峰峰值不可大于5V，否则波形失真）；模拟信号从接插口的2针“AIN”输入，J1和J2分别是模拟信号输出的PA、PB口，也可在两挂钩处输出，分别是两个10位DA5651输出口。 注意，使用A/D，D/A板必须打开GW48-PK2主系统板上的+/-12V电源，用后关闭！ 附图 SOPC GWAC6/12 板AD_DA 板接口原理图 FPGA是除CPLD外的另一大类大规模可编程逻辑器件，FPGA采用了另 一种可编程逻辑的形成方法，即可编成的查表结构，就是SRAM（静态随机存 储）来构成逻辑函数发生器。一个N输入查找表（LUT）可以实现N个输入变 量的任何逻辑功能。 图：FPGA查找表单元 图：FPGA查表单元内部结构 VHDL是大多数EDA工具都采用的硬件描述语言。其主要优点有： 功能强大，描述能力强；可移植性好；研制周期短，成本低；可延长设计的生 命周期；具有向ASIC移植的能力。 Quartus 2 提供了完整的多台设计环境，能够满足各种特定的设计要求。 Quartus 2与Matlab和DSP Builder结合，可以基于FPGA的DSP开发，是DSP 硬件系统实现的关键EDA工具。同时，Quartus 2 具备仿真功能，也支持第三方的仿真工具。 DDS技术与原理 A.DDS基本原理 B.累加器 C．波形ROM示意图如图 D．系统结构 图：基于DDS的数字相移信号发生器电路模型图 E．系统功能分析 F．系统结构模块 程序代码 主程序 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGiC_UNSIGNED.ALL; ENTITY DDS_Signal_zhangjiating_jinxin IS PORT( CLK: IN STD_LOGIC;--系统时钟 DCLK: out STD_LOGIC; FWORD: IN STD_LOGIC_VECTOR(7 DOWNTO 0);--频率控制字 PWORD: IN STD_LOGIC_VECTOR(7 DOWNTO 0);--相位控制字 FOUT: OUT STD_LOGIC_VECTOR(9 DOWNTO 0);--可移相正弦信号输出 POUT