基于DDWS任意波形发生器设计.docx

基于DDWS的任意波形发生器的设计基于DDWS的任意波形发生器的设计随着科学实验和研究需求的不断发展，传统的信号发生器在一些特定的场合已经不能满足要求，因为在许多应用及研究领域，不但需要一些规则的信号，同时还需要一些不规则信号用于系统特性的研究，如某些电子设备的性能指标测试、系统中各种瞬变波形和电子设备中出现的各种干扰的模拟研究，就需要能提供一些非常规测试信号甚至是任意信号的信号源，即能产生现场所需波形的任意波形发生器。任意波形发生器在电子测量、雷达、通信、遥测遥感以及电子等领域有着不可或缺的优势，它可以通过数字方式精确地控制和发生模拟有限带宽信号，通过相位累加功能使相位与波形采样点数据产生关联，并可通过相位的方式以一定的频率查找输出波形数据，经过数模转换获得用户所需要的待合成模拟信号，而对相位的控制和运算可以通过数字的方法较方便的实现。直接数字合成（DDS-Digital Direct Synthesis）芯片是研究开发任意波形发生器的核心器件。运用DDS技术生产的任意波形发生器不仅能够产生正弦波、方波、三角波等固定波形，还可以产生任意编辑的波形。原理介绍DDS基本结构奈奎斯特定理告诉我们，对一个有限带宽时间连续的模拟信号进行采样时，如果采样频率大于该模拟信号最高频率的两倍时，可通过采样后的数字信号还原出原始模拟信号。而 DDS技术解决的是将已数字化的模拟信号通过一种数字合成方法模拟化的问题，即它解决的是将基于奈奎斯特定理数字化了的模拟信号以数字的方式合成后恢复原始模拟信号的问题。典型的DDS系统由相位累加器、波形ROM、数字/模拟信号（D/A）转换器以及低通滤波器 (LPF) 组成，如图1所示。图1DDS基本结构图1中的相位累加器结构如图2所示。图2相位累加器结构示意图相位累加器由一个N位加法器和N位寄存器构成，通过把一个时钟的累加结果反馈回加法器的输入端实现累加功能。从而使输出结果每一个时钟周期递增K。这里的N是相位累加器的字长，这里的K称频率控制字。波形 ROM 示意图如图3所示。当ROM地址线上的地址（相位）改变时，数据线上输出相应的量化值(幅度量化序列)。图3波形ROM示意图D/A转换器将波形ROM输出的幅度量化序列转化成对应的电平输出，将数字信号转换成模拟信号。但输出波形是一个阶梯波形，必须经过抗镜像滤波，滤除输出波形中的镜像才能得到一个平滑的波形。抗镜像滤波器一般是一个低通滤波器，它要求在输出信号的带宽内有较平坦的幅频特性，在输出镜像频率处有足够的抑止。DDS性能参数相对带宽频率控制字 K 唯一地确定一个单频模拟余弦信号的频率当频率控制字K=1时，直接数字合成器输出的信号频率是最低输出频率，，当相位累加器的字长很大时，最低输出频率可达。直接数字合成器输出最高频率受到时钟频率和抽样定理的限制。也就是说。在实际的应用中考虑到输出滤波器的非理想特性，一般认为直接数字合成器最高输出频率为。直接数字合成器输出频率取决于相位累加器字长N，频率控制字K 以及时钟频率。输出频率范围是指频率合成器的最小输出频率与最大输出频率之差表示，越大输出频率范围越大，也可用相对带宽公式表示。频率分辨率频率合成器的输出频率值是不连续的，直接数字合成器的分辨率就是直接数字频率合成器的最小频率步进，也就是它的最小输出频率或输出频率的最小间隔。即频率转换时间直接数字合成器的频率转换时间可以近似认为是实时的。这是因为它的相位序列在时间上是离散的，在频率控制字改变以后，要经过一个时钟周期以后才能按照新的相位增量累加，所以也就是说，它的频率转换时间就是频率控制字的传输时间，即一个时钟周期。若时钟周期为100MHZ，则频率转换时间为100ns。时钟频率越高，转换时间就越短，但再也不能小于数字门电路的延迟时间。转换时间或可用频率切换时间概念描述，即指的是频率合成器输出频率由一个频率点切换到另一个频率点并达到稳定所需要的时间。该指标与频率合成所采用的技术有密切关系。频率稳定度频率稳定度指的是在一定时间间隔内输出频率值与标准频率值间的偏差，分为长期频率稳定度，短期频率稳定度和瞬态频率稳定度三种。频率变化输出信号相位连接由直接数字合成器的工作原理得知：改变直接数字合成器的输出频率，实际上是改变每次的相位增量，即改变相位函数的增长速率。当频率控制字由K1变为K2之后，它是在已有的积累相位 Nk1之上，再每次积累K2，相位函数曲线是连续的，只是在改变频率的瞬间其斜率发生了突变，因而保持了输出信号相位的连续。直接数字合成器输出信号的相位是不连续的，而间接频率合成器虽然输出信号相位是连续的，但频率转换时间较长。在有些场合，对信号的相位连续有严格要求，这是因为信号的相位不连续。可能导致频谱的扩散，不利于频谱资源的有效利用。任意波形的输出由直接数字合成器的工作原理得知，输出信