FPGA的数字频率计设计.docVIP

EDA课程设计 基于FPGA的设计 系 别 计电系 专 业 应用电子技术 班 级： 06应电 组员一： 刘俊 组员二： 杨利鲜 组员三： 董明超 指导老师 8位十进制显示数字频率计(带周期测量) 功能要求： 1、 能测量1z的方波信号频率，(能测量10uS—1000mS的周期)[1MHZ/1us--1HZ/1000ms]，并以十进制的方式显示。 2、 具有工作方式转换控制键、开始键、停止键等控制键。 3、 数值显示用LED数码管动态显示。 1、 频率计的工作原理 本文要设计一个8位十进制数字频率计，需要由四种器件来组成，即：测频控制信号发生器(FTCTRL)、有时钟使能的十进制计数器(CNT10)、32位锁存器(REG32B)、除法器模块(division). 因为是8位十进制数字频率计，所以计数器CNT10需用8个，7段显示LE