第2章_TMS320C55x的硬件结构--改1.ppt

8. USB接口 DP 差分数据接收/发送(正向) 复位时，此引脚配置为输入端 DN 差分数据接收/发送(负向) 复位时，此引脚配置为输入端 PU：上拉输出 用于上拉USB模块需要的检测电阻 通过一个软件控制开关(USBCTL寄存器的CONN位)，此引脚在VC5509内部与USBVDD连接 9. A/D接口 AIN0： 模拟输入通道0 AIN1： 模拟输入通道1 ? 注意： VC5509A PGE有2个 10位 A/D 接口; VC5509A BGA有4个 10位 A/D 接口. 10.测试/仿真引脚 TCK：IEEE 标准 1149.1 测试时钟输入引脚。 TDI：IEEE 标准1149.1测试数据输入信号。 TDO：IEEE 标准1149.1测试数据输出信号。 TMS：IEEE 标准1149.1测试方式选择信号。 /TRST：IEEE 标准1149.1测试复位信号。 EMU0: 仿真器中断0引脚。 EMU1//OFF 11.电源引脚 数字电源，+1.6V，专为CPU内核提供电源。 数字电源，+3.3V，为I/O引脚提供电源。 数字电源，+3.3V，专为USB 模块的I/O引脚（DP, DN和PU）提供电源。 数字电源，+1.6V。专为USB PLL提供电源。 数字电源，+ 3.3V。专为RTC模块的I/O引脚提供电源。 数字电源，+ 1.6V。专为RTC模块提供电源。 数字地。 模拟电源，专为10位 A/D模块提供电源。 模拟地，10位 A/D内核部分接地引脚。 模拟数字地，10位 A/D模块的数字部分接地引脚。 数字地，用于USB PLL。 2.3 C55x的CPU结构 存储器接口单元（M单元） 指令缓冲单元（I单元） 程序流单元（P单元） 地址数据流单元（A单元） 数据计算单元（D单元） 内部地址总线与数据总线 图2-3 C55x的CPU结构框图 2.3.1 存储器接口单元（M单元） 内部数据流、指令流接口 管理所有来自CPU、数据空间或I/O空间的数据和指令 负责CPU和数据空间以及或CPU和I/O空间的数据传输 2.3.2 指令缓冲单元（I单元） 图2-4 I单元结构框图 每个机器周期，PB从程序空间传送32位的程序代码至I单元的指令缓冲队列； 最大可以存放64个字节的待译码指令，可以执行块循环指令，具有对于分支、调用和返回指令的随机处理能力 当CPU准备译码时，6个字节的代码从队列发送到I单元的指令译码器； 能够识别指令边界, 译码8、16、24、32、40和48位的指令，决定2条指令是否并行执行，将译码结果和立即数送至P单元、A单元、D单元 2.3.3 程序流单元（P单元） 图2-5 P单元结构框图 程序地址产生逻辑： 产生24位的程序空间取指的地址； 可产生顺序地址; 也可以I单元的立即数或D单元的寄存器值作为地址 程序控制逻辑： 接收来自I单元的立即数，并测试来自A单元或D单元的结果从而执行如下动作： 测试条件执行指令的条件是否成立，把测试结果送程序地址发生器； 当中断被请求或使能时，初始化中断服务程序； 控制单一指令重复或块指令重复；管理并行执行的指令 P单元的作用： 产生程序空间地址，并加载地址到PAB； 控制指令流顺序 2.3.4 地址数据流单元（A单元） 图2-6 A单元结构框图 DAGEN产生所有读写数据空间的地址。 可接收来自I单元的立即数或来自A单元的寄存器值； 根据P单元指示，对间接寻址方式时选择使用线性寻址还是循环寻址。 ALU可接收来自I单元的立即数或与存储器、I/O空间、A单元寄存器、D单元寄存器和P单元寄存器进行双向通信。可完成如下动作： 加法、减法、比较、布尔逻辑、符号移位、逻辑移位和绝对值计算； 测试、设置、清空、求补A单元寄存器位或存储器位域； 改变或转移寄存器值，循环移位寄存器值，从移位器向一个A单元寄存器送特定值。 2.3.5 数据计算单元（D单元） 图2-7 D单元结构框图 接收来自I单元的立即数， 与存储器、I/O空间、D单元寄存器、P单元寄存器、A单元寄存器进行双向通信； 把移位结果送至D单元的ALU或A单元的ALU； 实现40位累加器值最大左移31位或最大右移32位； 实现16位寄存器、存储器或I/O空间数据最大左移31位或最大右移32位； 实现16位立即数最大左移15位； 提取或扩张位域，执行位计数；