DSP原理2.ppt

DSP原理及应用 电子信息工程系 主讲教师：张健 第二章 DSP芯片结构介绍 第一节基本性能 第六节串行口 第二节CPU结构 第七节与外设的接口 第三节内部总线结构 第八节复位与省电 第四节存储器结构 第九节中断 第五节在片外围电路 第十节自举加载 1）多总线结构 2）40位算术逻辑单元（ALU） 3）17×17位并行乘法器 4）比较、选择和存储单元（CSSU） 5）指数编码器 6）两个地址发生器 7）数据总线 8）总线寻址空间 9）三种存储器空间 10）单指令循环和块循环 11）区分的存储块移动指令 12）32位长操作数指令 13）可编程等待状态发生器和可编程的存储单元转换 14）锁相环（PLL）发生器 15）多通道缓冲串口（McBSP） 16）直接存储器访问（DMA）控制器 17）主机接口（HPI） 18）定时器（16位） 19）多种节电模式 20）JTAG接口 21）低电压工作 包括： 40位算术逻辑运算单元（ALU） 2个40位累加器A和B 移位-16～30位的桶形移位寄存器 乘法器/加法器单元比较和选择及存储单元（CSSU） 指数编码器 CPU状态和控制寄存器 ?ALU如何获取数据 ?ALU输出送往何方 ?溢出怎么办 ?进位位的作用 ?什么是双16位算术运算 ALU的输入：ALU有两个输入端，X输入端的数据来源于移位寄存器的输出（32位或16位数据存储器操作数以及累加器中的数值，经移位寄存器移位后输出）或来自数据总线DB 的数据存储器操作数。 Y输入端的数据来源于累加器A中的数据，或累加器B中的数据，或来自数据总线CB的数据存储器操作数，或来自T寄存器中的数据。 当一个16位数据存储器操作数加到40位ALU的输入端时，若状态寄存器ST1的SXM=0，则高位添0，若SXM=1，则符号位扩展。 溢出处理：ALU的饱和逻辑可以处理溢出。当发生溢出、且状态寄存器ST1的OVM=1时，则用32位最大正数00 7FFFFFFFh（正向溢出）或最大负数FF（负向溢出）加载累加器。 溢出发生后，相应的溢出标志位（OVA或OVB）置1，直到复位或执行溢出条件指令。也可用SAT指令对累加器进行饱和处理而不必考虑OVM值。 若OVM=0，直接将结果回到累加器。 保存累加器的内容：用户可以利用STH、STL、STLM和SACCD等指令或者用并行存储指令，将累加器的内容存放到数据存储器中。 在存储前，有时需要对累加器的内容进行移位操作。右移时，AG和BG中的各数据位分别移至AH和BH；左移时，AL和BL中的各数据分别移至AH和BH，低位添0。 例如：累加器A=FF 4321 1234h，求执行带移位的STH和STL指令后，数据存储单元的TEMP中的结果。 STH A，8，TEMP ；A中的内容左移8位后； 高位字存入TEMP， ；TEMP=2112h STH A，-8，TEMP ；A中的内容右移8位后； 高位字存入TEMP，； TEMP=FF43h STL A，8，TEMP ；A中的内容左移8位后低位； 字存入TEMP，TEMP=3400h STL A，-8，TEMP ；A中的内容右移8位后低位； 字存入TEMP，TEMP=2112h 包括在ALU运算前: 对来自数据存储器的操作数或者累加器的值进行定标； 对累加器的值进行算术或逻辑移位； 对累加器归一化处理； 对累加器的值存储到数据存储器之前进行定标。 例如： ADD A，-4，B ；累加器A右移4位； 后加到累加器B ADD A，ASM，B ；累加器A按ASM规定的 移位数移位后加到累加器B NORM A ； 按T寄存器中的数值对累加