微机原理第二章 CPU-dsh.ppt

第二章 32位微处理结构 第一节 80486 CPU的结构 第二节 80486 CPU芯片的引脚信号 第三节 微机系统中的总线结构 学习指导和要求 掌握80486微机的内部结构； 掌握寄存器、存储器和堆栈的组成结构和用途； 熟记80486CPU芯片的主要引脚信号； 了解微机系统的总线结构，操作时序和ISA、VL、PCI总线的特点与性能。 例如： BE3 BE2 BE1 BE0=1110，一个字节从D0--D7传送； BE3 BE2 BE1 BE0=0111，一个字节从D31--D24传送； BE3 BE2 BE1 BE0=1100，一个字从D0--D15传送； BE3 BE2 BE1 BE0=0011，一个字从D31--D16传送； BE3 BE2 BE1 BE0=0000，一个双字从D0--D31传送； 说明：总线的具体定义 ISA:见教材P30—P31 PCI:见教材P37—P39 END ISA总线 为PC/AT机而建立的系统总线标准,也叫AT总线. 是对XT总线（PC总线）的扩展, 保留了原62引脚的插槽，以适应兼容要求，同时增加了延伸的36引脚插槽。目前286、386、486微机大都采用了ISA标准总线。 ?64K I/O地址空间（0000H~FFFFH） ?24条地址线，16M存储器地址空间（000000H~FFFFFFH） ?16位数据线，8位或16位数据存储 ?15级硬中断 ?7级DMA通道 工作频率8MHZ EISA总线 为32位机而设计,是ISA总线的32位扩展. * * 第一节 80486 CPU的结构 一、80486的内部结构 内部结构 （1）总线接口单元 （2）指令预取单元 （3）指令译码单元 （4）指令执行单元 （5）段管理单元 （6）页管理单元 （7）高速缓存单元 （8）浮点运算单元 预取单元 32字节 代码队列 2*16字节 ALU 浮点运算单元 （ F P U ） 浮点运算单元 （ F P U ） 段管理单元 描述符 寄存器 双界/属性 PLA 控制 单元 控制 ROM 页管理 单元 TLB （32项） 高速缓存 器管理单元 8K字节 高速缓存器 指令 译码器 地址驱动器 写缓存器 4* 80 数据总线 收/发器 总线控制 请求序列 发生器 成组总线控制 高速缓存器 控制 奇偶生成控制 总线大小控制 寄存器文件 桶形移位器 代码流 偏移量总线 64位内部数据总线 32位数据总线 线性地址总线 PCD 2DWT 20 128 32 24 指令总线 总线接口单元 1、 总线接口部件：管理地址、数据和控制总线，完成指 令预取、读/写数据等总线操作。 2、指令预取部件：含有32字节的指令预取队列，可通过 总线接口部件从M中读取指令放入指 令队列。 3、指令译码部件：从指令预取队列中读取指令并译码。 4、指令执行部件：由ALU、通用R、桶形移位R等组成， 完成各种逻辑/算朮运算。 5、段管理部件： 对M进行分段管理，将逻辑地址转换 为32位线性地址。 6、页管理部件： 对M进行分页管理，将线性地址变换 为M的32位物理地址。 7、高速缓冲部件：可加速指令和数据的访问。 8、浮点运算部件：简称FPU，专门用于浮点运算。 二 内部寄存器 1 基本寄存器 （1） 通用寄存器 （2） 指令指针寄存器 （3） 标志寄存器 （4） 段寄存器 2 系统级寄存器 （1） 控制寄存器 （2） 系统地址寄存器 3 调试和测试寄存器 4 浮点寄存器 1 基本寄存器 31 16 15 8 7 0 EAX AH AL AX EBX BH BL BX ECX CH CL CX EDX DH DL DX ESI EDI EBP ESP 通 用 寄 存 器 EAX/AX：累加器，用于乘法、除法和I/O操作。 EBX/BX：基址R，用于基址寻址