微机原理第5章201309.pptVIP

表5-5 译码法实现片选的地址分配表 二 进 制 表 示 十六进制表示 A19 A18 A17 A16 A15 A14 A13 A12 A11 … A0 A19 … A0 存储器Ⅰ 0 0 0 0 1 0 1 1 ×××××××××××× 0B000H～0BFFFH 存储器Ⅱ 0 0 0 0 1 0 1 0 ×××××××××××× 0A000H～0AFFFH 存储器Ⅲ 0 0 0 0 1 0 0 1 ×××××××××××× 09000H～09FFFH 存储器Ⅳ 0 0 0 0 1 0 0 0 ×××××××××××× 08000H～08FFFH 5.4.5 存储器设计举例 例5.3 已知某CPU有16条地址线（A15~A0），8条数据线（D7~D0）和读写控制线（RD、WR）。 设计一个32K×8b的RAM存储器子系统，计算各存储器芯片的地址空间。 方法一、62256 SRAM芯片实现 （1）选择芯片种类和数量 62256 SRAM芯片容量为32K×8b，与给定设计的RAM存储器子系统相同，只需要1片62256芯片即可。 （2）确定芯片用的地址线 由于62256内有32K（215）个存储单元，所以其地址线为15条，与CPU的低15位地址线（A14~A0）连接。 （3）确定片选方法 由于只采用1片存储器芯片，所以片选信号采用线选法实现，接线简单。片选信号由CPU的高位地址（存储器芯片不用的地址）提供。 在本例中，已知CPU提供16条地址线， 62256芯片占用了低15位地址线（A14~A0），可选用A15作为片选线。 （4）画出逻辑原理图 （5）计算存储器芯片的地址空间 62256 32K×8b A15 CE A14 A0 … D7 D0 … WE OE WR RD … 方法二、6264 SRAM芯片实现 （1）选择芯片种类和数量 6264 SRAM芯片容量为8K×8b，需要芯片的数量为4。 （2）确定芯片用的地址线 由于6264内有8K（213）个存储单元，所以有13根地址线，与CPU的低13位地址线（A12~A0）连接。 （3）确定片选方法 由于采用4片存储器芯片，所以片选信号采用译码法实现，选择2-4译码器。 （4）画出逻辑原理图 D7 CS … A0 A13 CS0 D0 CS 6264（1） CS CS … CS1 CS2 CS3 2-4 译码器 A14 A15 6264（2） 6264（3） 6264（4） WE OE WE OE WE OE WE OE RD WR （5）计算存储器芯片的地址空间 表5-6 图5-17中存储器占据的地址 器件编号 A15 A14 A13 CS0 CS1 CS2 CS3 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 占据地址 存储器（1） 0 0 0 0 1 1 1 0000000000000 ～ 1111111111111 0000～1FFFH 存储器（2） 0 0 1 1 0 1 1 0000000000000 ～ 1111111111111 2000～3FFFH 存储器（3） 0 1 0 1 1 0 1 0000000000000 ～ 1111111111111 4000～5FFFH 存储器（4） 0 1 1 1 1 1 0 0000000000000 ～ 1111111111111 6000～7FFFH 例5.4 存储器与8088 CPU的连接，该存储器： 由4片2764 EPROM 芯片组成 32KB 的ROM区， 4片6264 SRAM 芯片组成 32KB 的RAM区。 设计该存储器子系统，计算各存储器芯片的地址空间。 设计存储器子系统如图5-20所示，CPU的存储器读写控制信号分别与每个存储器芯片的控制信号线连接，以实现对存储器的读写操作。2764和6264都为8K×8位存储器芯片，两者都有8条数据线，可直接同8088CPU的8位数据线相连。对2764和6264而言，片外地址线为A19～A13，片内地址线为A12～A0。 图5-20 存储器与8088CPU的连接 A18 A16 CE OE EPROM (1) CE OE EPROM (2) CE OE EPROM (3) CE OE EPROM (4) D7~D0 A12~A0 ≥1 RD WR IO/M A13 A14 A15 A19 A B C 74LS138 G2A G2B G1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 SRAM(1) CS OE WE SRAM(2) CS OE WE SRAM(3